I2S协议：【图文讲解】

I2S全称Inter-IC Sound, Integrated Interchip Sound，或简写IIS，是飞利浦在1986年定义（1996年修订）的数字音频传输标准，用于数字音频数据在系统内部器件之间传输，例如：CODEC、DSP、数字输入/输出接口、ADC、DAC和数字滤波器等。除了都是由飞利浦定义外，I2S和I2C没有任何关系。

1：I2S硬件接口

I2S协议只定义三根信号线：

串行时钟信号：SCLK(BCLK) --- 主设备提供 （位时钟）

数据信号：SD

左右声道选择信号：WS --- 主设备提供

I2S是比较简单的数字接口协议，没有地址或设备选择机制。在I2S总线上，只能同时存在一个主设备和发送设备。主设备可以是发送设备，也可以是接收设备，或是协调发送设备和接收设备的其它控制设备。 

在I2S系统中，提供时钟（SCK和WS）的设备为主设备。

时钟信号

串行时钟SCLK，也叫位时钟BCLK。SCLK是模块内的同步信号，Slave模式时由外部提供，Master模式时由模块内部自己产生。不同厂家的芯片型号，时钟信号叫法可能不同，也可能称BCLK/Bit Clock或SCL/Serial Clock

例如：设声音的采样频率为44.1 kHz

即声道选择信号（帧时钟）WS的频率必须也为44.1 kHz；

左/右2个声道的量化深度均为16 bit，则I2S的SCK的频率为：44.1 kHz×16×2＝1.4112 MHz

如果需要传输20 bit、24 bit或32 bit的左右声道的数据，可以提高SCK的频率，由上式可以计算出需要的SCK的频率。

左右声道选择信号

WS也称帧时钟，即LRCLK，Left Right Clock。WS频率等于声音的采样率。WS既可以在SCK的上升沿，也可以在SCK的下降沿变化。Slave设备在SCK的上升沿采样WS信号。数据信号MSB在WS改变后的第二个时钟（SCK）上升沿有效（即延迟一个SCK），这样可以让Slave设备有足够的时间以存储当前接收的数据，并准备好接收下一组数据。

WS是声道选择信号，表明数据发送端所选择的声道。当：

√ WS＝0，表示选择左声道
√ WS＝1，表示选择右声道

数据信号 Serial Data

SD是串行数据，在I2S中以二进制补码的形式在数据线上传输。在WS变化后的第一个SCK脉冲，先传输最高位（MSB, Most Significant Bit）。先传送MSB是因为发送设备和接收设备的字长可能不同，当系统字长比数据发送端字长长的时候，数据传输就会出现截断的现象/Truncated，即如果数据接收端接收的数据位比它规定的字长长的话，那么规定字长最低位（LSB: Least Significant Bit）以后的所有位将会被忽略。如果接收的字长比它规定的字长短，那么空余出来的位将会以0填补。通过这种方式可以使音频信号的最高有效位得到传输，从而保证最好的听觉效果。

√ 根据输入或输出特性，不同芯片上的SD也可能称SDATA、SDIN、SDOUT、DACDAT、ADCDAT等；
√ 数据发送既可以同步于SCK的上升沿，也可以是下降沿，但接收设备在SCK的上升沿采样，发送数据时序需考虑

2：Master Clock

在I2S/PCM接口的ADC/DAC系统中，除了SCK和WS外，CODEC经常还需要控制器提供MCLK (Master Clock)，这是由CODEC内部基于Delta-Sigma (ΔΣ)的架构设计要求使然。其主要原因是因为这类的CODEC没有所谓提供芯片的工作时钟晶振电路。它需要外部的时钟提供内部PLL。

wolfson WM8960 Stereo AUdio CODEC芯片框图 

3：I2S信号时序图

随着技术的发展，也出现了很多种不同的数据格式。根据data相对于LRCK与SCLK位置的不同，分为I2S标准格式（飞利浦规定的格式），左对齐（较少使用）和右对齐（日本格式，普通格式），发送和接收端必须使用相同的数据格式。

 I2S标准格式：

 左对齐：

 右对齐：