当前位置: 首页 > news >正文

Vivado HLS C/RTL 联合仿真时间

简单的led.cpp,led.h,还有一个test bench文件xxxx.cpp

source D:/Vivado_HLS_project/RGB_YCBCR_RGB/solution1/sim/verilog/xsim.dir/flash_led/webtalk/xsim_webtalk.tcl -notrace
INFO: [Common 17-206] Exiting Webtalk at Tue Oct 15 18:51:42 2024...

INFO: [Common 17-206] Exiting xsim at Tue Oct 15 19:10:03 2024...
INFO: [COSIM 212-316] Starting C post checking ...
shift_out is 0 
shift_out is 1 
shift_out is 0 
shift_out is 1 
INFO: [COSIM 212-1000] *** C/RTL co-simulation finished: PASS ***
Finished C/RTL cosimulation.

大概花了二十分钟,后面讨论时间慢的原因.


http://www.mrgr.cn/news/50995.html

相关文章:

  • Tmux常用操作--云GPU版
  • leetcode解题思路分析(一百六十一)1394 - 1400 题
  • 【C++进阶】封装红黑树实现map和set
  • SpringCloud-持久层框架MyBatis Plus的使用与原理详解
  • 超声波测距
  • 微信小程序-独立分包/分包预下载
  • 13.java面向对象:面向对象的三大特征
  • RK3568平台开发系列讲解(调试篇)如何在procfs创建一个文件与用户空间交互
  • 【Python语言进阶(二)】
  • 舍伍德业务安全架构(Sherwood Applied Business Security Architecture, SABSA)
  • 多线程-进阶(2)CountDownLatchConcurrentHashMapSemaphore
  • 社群相关内容整理及分析
  • 银行业AI大模型,从入局到求变
  • (37)使用MATLAB画出余弦波的频谱
  • 冰火两重天,为啥头部主播一边塌房一边涨?
  • kratos源码分析:滑动窗口
  • 主流RTOS系统
  • 锂锰电池和锂电池区别
  • 专题:哈希结构
  • Java 二分查找算法详解及通用实现模板案例示范