简介这份 docx 文档围绕 DSP 与 FPGA 通过 EMIF 接口通信展开面向从事 TMS320C6000 系列 DSP、FPGA 协同处理的嵌入式开发者与相关专业学生可帮助理解外部存储器接口的配置与数据交互流程。内容涉及 EMIF 接口概念、寄存器配置、初始化步骤、地址分配与片选信号选择并结合 .cmd 文件、DDR3 初始化与 load memory 操作说明数据如何经 EMIF 传输至 FPGA同时给出 K1_STK_v1.1 例程与 sprugz3a.pdf 手册的查阅线索。资源包共 1 个 docx 文件约 597KB篇幅集中、便于按主题查阅。目前已有 8329 人学习适合需要快速搭建 DSP 与 FPGA 通信链路、排查片选与时序配置问题的读者参考。1. 环境先对齐C6000 EMIF 与 EMIF16 两套接口别装混把 DSP 和 FPGA 用 EMIF 接起来容易出问题的地方几乎从来不在线有没有接对而在装的那套环境是否正确。我见过一个项目DSP 侧程序编译通过、下载成功、指针写下去也不报错可 FPGA 那边连一个有效的写使能都抓不到ce 一直高。查了两天才发现工程里配的是 C6713 那套 EMIFA 的寄存器板上跑的却是 EMIF16 的片子初始化函数等于没执行总线全程装聋作哑。EMIF 看着就是条存储器总线实际上寄存器、位宽、时序、地址映射四层任何一层装歪了它都不报错只是安静地不干活。这篇按我实际装过的一套流程走CCS 环境、K1_STK_v1.1 例程、EMIF16 寄存器、.cmd 地址划分一直到最后 FPGA 回环验证适合刚接手 C6000 接 FPGA 的开发者照着复现。2. 装 CCS 并导入 K1_STK_v1.1从 workspace 到能编译的工程这套环境的第一道门槛不是写代码而是让 CCS 认得出你的芯片、认得出例程包里那套编译器设置。C6000 这一代器件的工程对编译器版本和器件支持包比较敏感工程文件里记录的编译选项一旦和本机装的版本对不上导入之后就是满屏红叉很多人到这一步就以为是例程有问题其实是环境没装齐。我的习惯是先把工具链摆平再动工程顺序反了后面全是返工。2.1 装 CCS器件支持包和编译器版本要对上CCS 本身的安装没什么玄学真正的坑在器件支持包Device Support和编译器这两块。K1_STK_v1.1 这类例程是跟着特定一代 C6000 器件走的安装时要把对应的 C6000 器件家族和代码生成工具勾上如果只装了默认的 ARM 或 C2000 部分导入工程后编译器那一栏会是空的编译按钮点下去直接报“no compiler found”。安装路径也别带中文和空格例程包里有些脚本对路径里的空格处理得不好后面生成 map 文件或者调用 hex 转换工具时会莫名其妙失败。装完之后先不急着开工程做一次环境自检# 1. 确认 CCS 安装目录下有 c6000 的编译器目录 ls CCS安装目录/ccs/tools/compiler/ | grep -i c6000 # 2. 确认器件支持包里有你板子对应的芯片型号目录 ls CCS安装目录/ccs/ccs_base/common/targetdb/devices/ | grep -i c6000 # 3. 看一眼例程包解压后的层级emif 应该在第一层子目录 find /d/work/K1_STK_v1.1 -maxdepth 1 -type d | sort第一条命令确认编译器存在第二条确认 CCS 能在调试时识别目标芯片这两条任意一条为空后面的工作都无法进行。第三条是确认例程包结构K1_STK_v1.1下面会按外设分目录emif就是我们要用的那一份里面有时钟初始化和 EMIF 初始化两组源文件。如果解压出来多套了一层同名目录比如K1_STK_v1.1/K1_STK_v1.1/emif那说明解压时用了“解压到同名文件夹”这种层级会让 workspace 指错位置后面导入工程找不到源文件。提示安装器如果提示是否安装旧版编译器只要例程是那一代器件写的就一起装上多装一个编译器占不了多少空间缺了它反而要重装一遍。2.2 workspace 指到 K1_STK_v1.1 这一层不是 emif 子目录原文里说得很直接把 CCS 的 workspace 设置为 K1_STK_v1.1 所在路径。这一句听起来像废话但真有人指到emif子目录里去结果 CCS 的工程视图里看不到整个例程包的相对结构导入之后引用路径全部变成绝对路径换台机器就编译不过去。workspace 的作用是给 CCS 存工程索引和调试配置的地方它和工程本身是两回事。指向K1_STK_v1.1这一层是为了让导入时能够按例程包自带的相对目录去解析 include 路径指向emif子目录范例工程里那些../../common之类的相对引用就会断掉。具体做法是启动 CCS 时弹出的 workspace 选择框里直接填# workspace 路径示例指到例程包根目录 D:/work/K1_STK_v1.1如果已经启动过 CCS 且指错了不用重装菜单里切换 workspace 就行切完重启 CCS旧的索引不会带过来。切换之后建议顺手把“Copy projects into workspace”这个选项关掉例程包本来就在本地复制一份进去只会让后面改代码时搞不清改的是哪一份这点血泪经验值得记一下。2.3 导入 emif 目录并过第一遍编译workspace 定好之后从 Project 菜单里选导入已有工程路径指到K1_STK_v1.1/emif下面那个工程文件。导入完成后先别改任何代码直接编译一次把错误分成三类看第一类是找不到头文件通常是导入时没有勾选“搜索子目录”手动在工程属性里把emif和公共目录加进 include 路径即可。第二类是编译器版本不匹配工程里记录的编译器名字和本机装的对不上在工程属性的编译器版本下拉框里重新选一次然后 Clean 再 Build。第三类是链接阶段的.cmd找不到这一类最常见因为.cmd文件在例程包里往往放在工程目录外面一层导入时没有被自动带进来。# 编译前先确认 cmd 文件在不在工程引用的路径上 find /d/work/K1_STK_v1.1 -name *.cmd | sort # 编译产物里看 map 文件有没有正常生成这是判断链接是否真的成功的依据 ls -l /d/work/K1_STK_v1.1/emif/Debug/*.map第一条命令列出所有链接命令文件的位置核对工程属性里 Linker 的 cmd 搜索路径是否覆盖到它们。第二条命令看 map 文件编译窗口显示“Build Finished”不代表链接真的把段都放进去了map 文件才是黑匣子里面能看到各个段被分配到哪个地址后面配.cmd时这份文件要反复看。第一遍编译通过之后把工程里的时钟初始化函数和 EMIF 初始化函数找出来读一遍确认它们被main调用到了。这一步特别容易被跳过编译过了、下载了、跑起来没反应最后发现初始化函数压根没被调用或者调用顺序在时钟还没起来之前就配了 EMIF。正常顺序是先配 PLL 和时钟等 ECLKOUT 出来之后再配 EMIF 寄存器反了的话寄存器写进去也不生效。2.4 GEL 与连接配置先能连上再谈读写工程能编译只是第一步能不能连上板子看的是 GEL 文件和目标配置。GEL 里一般会做两件事初始化内存控制器和配时钟。有些例程包自带的 GEL 已经把这些做完了但它是按例程开发板写的换到自己的板子上DDR3 的初始化参数和时钟频率都得改不改的话 CCS 连上去之后读内存全是错的值你会误以为是 EMIF 配错了其实是 DDR3 根本没被正确初始化。我的做法是先单独验证连接新建一个目标配置文件选对芯片型号连接时不加载任何程序直接读一下芯片的器件 ID 寄存器能读对就说明 JTAG 链路和 GEL 的时钟配置没问题。这一步过了再去加载程序、看 EMIF 的寄存器值。跳过这一步直接上程序出问题时你分不清是链路问题、时钟问题还是 EMIF 配置问题排查成本翻倍。3. 配置 EMIF16 时序寄存器位宽、模式与 15/63/7 这组参数EMIF 和普通固定接口最大的不同就是读写时序里的高低电平保持时间可以通过寄存器设置。这意味着同一套硬件你可以靠改寄存器去适配不同速度的 FPGA 逻辑也可以因为参数配错把本来能通的链路配成不通。这一章把配置拆成三步先把引脚和片选空间认清楚再把emif16_cfg的每个字段落到具体值最后把这组值换算成纳秒去和 FPGA 侧的逻辑对一遍。3.1 引脚与片选空间先对一遍EMIF 就相当于一个可配置的总线接口上面的信号线基本囊括了 SRAM、Flash RAM、DDR-RAM 这些存储器的读写接口信号。SBSRAM 接口、SDRAM 接口和异步接口的信号是合并复用的CE1片选空间支持全部三种存储器接口。跟 FPGA 对接走的是异步接口那一套用到的信号大致是下面这些。信号方向作用配错后的典型表现ECLKIN输入系统提供的外部时钟源没有时钟所有时序参数失去意义ECLKOUT输出内部基于 ECLKIN 产生对接设备必须工作在此时钟下时钟频率和时序换算不一致读写偶发错CE输出片选选择与哪个外设通信片选号与地址空间不一致FPGA 收不到使能WE输出写使能写不进或写进去的数据错位OE输出读使能读回全 0 或全 1BE输出字节使能控制哪几个字节有效16 位访问只有一半数据对WAIT输入外设插入等待配了 WAIT_NONE 却依赖它读到未准备好的数据DATA双向数据总线双向切换时机不对总线冲突片选这一列要特别注意DSP 通过 EMIF 口的 CE 片选信号来选择与什么通信具体片选对应哪个地址空间是由硬件连线决定的。软件里你操作的是地址硬件上落到哪根 CE 是板子布出来的两边必须对上。很多“程序不报错但 FPGA 没反应”的问题根子就在这里。3.2 emif16_cfg 逐字段落地原文给的初始化配置是这一组我按 FPGA 挂在 CE0、16 位总线、NOR/ASRAM 模式的场景整理成带注释的版本/* EMIF16 初始化FPGA 当作异步 SRAM 挂载16 位总线 */ emif16_cfg.maxWait 0x80; /* 最大等待周期防止外设一直不响应把总线挂死 */ emif16_cfg.wait0Polarity EMIF_LOW_WAIT; /* WAIT0 低电平有效 */ emif16_cfg.wait1Polarity EMIF_LOW_WAIT; /* WAIT1 低电平有效 */ emif16_cfg.ceCfg[0]-busWidth EMIF_BUS_16BIT; /* 数据线位宽必须与硬件一致 */ emif16_cfg.ceCfg[0]-opMode NOR_ASRAM_MODE; /* FPGA 选这种模式不是 NAND */ emif16_cfg.ceCfg[0]-strobeMode SS_STROBE; /* 片选选通方式 */ emif16_cfg.ceCfg[0]-waitMode EMIF_WAIT_NONE; /* 先不用 WAIT靠固定时序跑 */ /* 写时序建立 / 选通 / 保持单位是 ECLKOUT 周期 */ emif16_cfg.ceCfg[0]-wrSetup 15; emif16_cfg.ceCfg[0]-wrStrobe 63; emif16_cfg.ceCfg[0]-wrHold 7; /* 读时序与写时序分开配读通常可以比写紧一点 */ emif16_cfg.ceCfg[0]-rdSetup 15; emif16_cfg.ceCfg[0]-rdStrobe 63; emif16_cfg.ceCfg[0]-rdHold 7; emif16_cfg.ceCfg[0]-turnAroundCycles 3; /* 读写换向周期双向数据线必需 */ emif16_cfg.ceCfg[0]-nor_pg_Cfg NULL; /* NOR 页模式配置异步 SRAM 模式不用 */逐字段说一下取舍。busWidth只有 8 位和 16 位两种可选选哪个不是看 DSP 想用哪个而是看板上数据线实际接了几根接 16 根却配 8 位你会看到每次访问只有一半字节对得上。opMode在 NAND Flash 和 NOR/ASRAM 之间二选一FPGA 选后者因为 FPGA 侧做的是类 SRAM 的随机读写不是 NAND 那种页访问协议。waitMode配成EMIF_WAIT_NONE是一个很典型的起步选择先用固定时序把链路跑通确认没问题之后再考虑要不要接 WAIT 信号做流控。反过来的顺序很坑一上来就依赖 WAIT结果 FPGA 侧 WAIT 逻辑有 bug总线被无限期拖住现象是程序卡死在一次读操作上看起来像死机实际是在等一个永远不会来的信号。wrSetup、wrStrobe、wrHold这三个数的含义是片选有效到写使能有效之间隔多少个时钟、写使能保持多少个时钟、写使能撤销到片选撤销之间隔多少个时钟。设置得偏大不会错只会慢设置得偏小才会出错而且是那种“跑一百次对九十九次”的偶发错最难查。3.3 15/63/7 换算成纳秒和 FPGA 侧逻辑对一遍这组数本身没有意义有意义的是它们乘以 ECLKOUT 周期之后的时间。假设 ECLKOUT 跑在 100 MHz一个周期 10 ns那么参数周期数折算时间含义wrSetup15150 ns片选拉低后等 150 ns 才发写使能wrStrobe63630 ns写使能有效持续时间wrHold770 ns写使能撤销后片选还要保持 70 nsturnAround330 ns读转写、写转读之间的总线空闲一次完整的写操作大约占 150 630 70 850 ns。这个数字要和 FPGA 侧对齐FPGA 判断写使能的下降沿来锁数据只要它的采样时钟能在这 630 ns 的窗口内采到至少一个上升沿数据就稳。如果 FPGA 逻辑跑在 50 MHz一个周期 20 ns630 ns 里有三十多个采样点绰绰有余如果 FPGA 逻辑跑在 200 MHz窗口里点更多也不会漏。真正要小心的是反过来FPGA 侧逻辑如果做了多级同步再判断边沿实际响应会延迟好几个自己的时钟。这时候 wrStrobe 太小比如只给 3 个周期 30 nsFPGA 还没反应过来写使能就撤了数据自然采不到。我一般的做法是把建立和保持给足选通给到几十个周期先用宽时序把功能跑通等逻辑稳定了再逐级收窄去测极限而不是一上来就按理论最小值配。这组 15/63/7 属于相当宽松的配置适合第一次联调。3.4 位宽与模式8 位和 16 位到底差在哪busWidth选 8 位还是 16 位影响的远不止一次传几个字节它还影响地址怎么算、.cmd 里空间怎么划、FPGA 侧地址位要不要重排。16 位位宽下一个地址对应两个字节指针加一实际地址加二8 位位宽下一个地址一个字节指针加一就是加一。这个差异在后面配地址映射和 load memory 的时候会反复出现。模式这一项NAND Flash 模式是给真正的 NAND 器件用的有自己的一套命令和地址周期FPGA 走 NOR/ASRAM 模式DSP 只管往地址上写数据、拉片选和写使能其余的信号它自动处理好。这也是为什么原文说“只要给地址和数据进行赋值EMIF 口就可以自动将其他的信号 ce、oe、be 等处理好”——配置对了时序细节是硬件状态机在管。4. 地址空间与片选落地.cmd 文件、CE 空间和 load memory 数据格式寄存器配完只是让 EMIF 知道“怎么说话”还没告诉它“跟谁说、说到哪个地址”。这一层靠.cmd文件完成链接器按里面的 MEMORY 段把代码和数据摆到对应地址上程序里操作那个地址空间的指针硬件上就会拉对应的片选。这一章把.cmd、指针访问、load memory 数据格式串起来讲因为这三件事其实是同一件事的三个视角。4.1 MEMORY 段怎么写CE 空间和 DDR3 分开摆原文给的.cmd片段里本地 SRAM、共享内存、四个 EMIF16 CE 空间、DDR3 各自占一段整理成表格对照会更清楚段名起始地址长度用途LOCAL_L2_SRAM0x008000000x00080000512 kB 本地 L2/SRAMLOCAL_L1P_SRAM0x00E000000x0000800032 kB 本地 L1PLOCAL_L1D_SRAM0x00F000000x0000800032 kB 本地 L1DSHRAM0x0C0000000x004000004 MB 多核共享内存EMIF16_CS20x700000000x0400000064 MB CS2 数据空间EMIF16_CS30x740000000x0400000064 MB CS3 数据空间EMIF16_CS40x780000000x0400000064 MB CS4 数据空间EMIF16_CS50x7C0000000x0400000064 MB CS5 数据空间DDR30x800000000x800000002 GB 外部 DDR3写进.cmd的形式大致是这样MEMORY { LOCAL_L2_SRAM : o 0x00800000 l 0x00080000 /* 512kB 本地 L2/SRAM */ LOCAL_L1P_SRAM: o 0x00E00000 l 0x00008000 /* 32kB 本地 L1P */ LOCAL_L1D_SRAM: o 0x00F00000 l 0x00008000 /* 32kB 本地 L1D */ SHRAM : o 0x0C000000 l 0x00400000 /* 4MB 多核共享内存 */ EMIF16_CS2 : o 0x70000000 l 0x04000000 /* 64MB EMIF16 CS2 */ EMIF16_CS3 : o 0x74000000 l 0x04000000 /* 64MB EMIF16 CS3 */ EMIF16_CS4 : o 0x78000000 l 0x04000000 /* 64MB EMIF16 CS4 */ EMIF16_CS5 : o 0x7C000000 l 0x04000000 /* 64MB EMIF16 CS5 */ DDR3 : o 0x80000000 l 0x80000000 /* 2GB 外部 DDR3 */ }这里每个 CE 空间给的都是 64 MB是芯片手册里规定的片上地址窗口实际外设多大是另一回事窗口给大一点不影响。要注意的是这些段并不是都要在 SECTIONS 里被用到.cmd的 MEMORY 只是声明可用区域真正决定代码放哪儿的是 SECTIONS 里的映射。DDR3 这一段在用例程做数据搬运时很关键DSP 传往 FPGA 的数据先存在 DDR3 里所以 DDR3 必须先初始化正确否则你从 DDR3 取出来送去 EMIF 的数据本身就是错的。注意.cmd 里的地址是给链接器看的程序里直接写死的指针地址不会经过链接器检查两边对不上编译器一句话都不会说。4.2 一行指针赋值背后发生了什么原文有一行很典型的写法/* 向 CS4 片选空间的 0x7800002e 地址写入 0x01触发一次 16 位写 */ *((unsigned short *)(0x7800002e)) 0x01;这行代码拆开看有三层。第一层是0x7800002e落在EMIF16_CS4的窗口 0x78000000 到 0x7BFFFFFF 之间所以硬件上会拉 CS4 这根片选硬件连线把它接到 FPGA 上FPGA 就收到了这次访问。第二层是unsigned short *强制按 16 位访问这样 BE 字节使能会按半字对齐处理低位地址的差异体现在字节使能上而不是数据线错位上。第三层是赋值动作本身写操作会依次产生片选有效、地址有效、写使能有效、数据有效这一串时序全部由 EMIF 状态机按前面配的 wrSetup/wrStrobe/wrHold 自动完成你在代码里看不到任何延时。所以排查的时候思路就很清楚这行代码没生效要么是片选没对上要么是地址窗口划错了要么是 EMIF 根本没初始化。三者可以用不同手段分开验证读回EMIF16_CS4窗口内任意地址看总线行为能判断片选读 EMIF 的配置寄存器能判断初始化有没有执行改.cmd里的基址能判断窗口。提示调试阶段可以把同一个值写到 CS2、CS3、CS4 三个窗口用示波器同时看三根片选哪根动了就说明地址映射和硬件连线对上了这比猜快得多。4.3 load memory 的 TI data 格式与小端对齐把数据从主机塞进 DDR3常用手段是 CCS 的 load memory它吃的是 TI data 格式。原文提到首行是格式说明后面跟地址和数据个数比如80000000是首地址。第一行里有个32表示按 32 位组织数据改成16就是按 16 位组织。小端这件事必须单独说因为它和大多数人直觉相反。DSP 的 DDR3 里存 32 位数据 0x00010203如果按 16 位去看会变成 0x0203 在前、0x0001 在后原因是小端把低字节放在低地址。再往下拆到 8 位一个 32 位字 00010203 04050607 08090a0b 在内存里的字节顺序是 03 02 01 00 07 06 05 04……低地址放的是最低有效字节。这里还有一处原文作者自己都标注“未解”的地方初始地址 0x80000000、EMIF 位宽 16 位时按 16 位去看0x80000000 是 02030x80000001 是 00010x80000002 是 06070x80000003 是 0405可如果按字节地址去数0x80000004 才应该是 07。两种数法对不上但实际调试下来只能按前一种去理解地址递进。我的处理办法是不去纠结这套数法而是用一个小实验把关系钉死往 0x80000000 写一个已知的 32 位字然后在 CCS 的内存窗口分别用 32 位、16 位、8 位三种视图看同一片地址把看到的字节顺序记下来后面所有地址换算都按这个实测结果推。这套东西每个板子每个位宽配置都可能不一样靠背结论不如靠一次实测后悔药是提前留好的。在 load memory 之前还有一件事要做DDR3 必须先初始化。原文说得很明确DSP 的数据存储在 DDR3 中所以需要对 DDR3 进行初始化然后再通过 load memory 把数据存进去。DDR3 初始化一般在 GEL 或者启动代码里完成没做这一步就直接 load你会看到加载过程不报错但读出来全是随机值。5. 常见问题排查EMIF 读写不通的 5 个血泪现场EMIF 这类总线调试最难受的地方是不报错。程序跑得好好的指针写下去也没有异常可对面就是没反应。这种时候不要从头到尾重读代码按固定顺序排查先把范围压小。5.1 排查顺序先时钟再片选最后数据顺序是这么定的先确认 ECLKOUT 有输出没有时钟后面全白搭再确认片选有没有动片选不动说明地址窗口或者 CE 配置有问题片选动了再看写使能和读使能最后才看数据对不对。这个顺序的好处是每一步都有一个明确的“过/不过”不会在不同层次的问题之间来回跳。工具上示波器看片选和读写使能最直接逻辑分析仪能一次抓多根线看时序关系。没有硬件工具的话退而求其次读 EMIF 的状态寄存器某些器件会记录访问错误或者超时这也是个黑匣子。我一般两个都上硬件看波形软件看寄存器互相印证。5.2 五条踩坑记录第一条指针写下去不报错FPGA 抓不到写使能。现象是程序正常跑完示波器上对应的 CE 一直是高。原因是程序里写的地址落在了 CS4 窗口但硬件上 FPGA 接的是 CS2片选压根没往那边走。解决是打开.cmd对着EMIF16_CSx的基址核对板上连线把指针地址改到正确窗口或者改硬件连线。这种错编译器不会提示因为地址是合法数值。第二条写使能有了数据错位一个字节。现象是 FPGA 收到的数据比预期整体偏移。原因多半是位宽配错板上是 16 位数据线busWidth却配了EMIF_BUS_8BIT或者反过来导致字节使能的组合和实际数据线对不上。解决是把busWidth改成和硬件一致同时检查程序里指针类型是不是unsigned short *用unsigned char *去访问 16 位外设会人为制造错位。第三条读回的数据全是 0xFFFF 或者全 0x0000。现象是读操作不报错但数据没有意义。原因有两个常见方向一是turnAroundCycles给得太小双向数据线还没完成换向FPGA 就把数据打上来了总线冲突导致采样到全 1二是waitMode配了EMIF_WAIT_NONE但 FPGA 侧数据准备需要时间DSP 在数据有效之前就采样了。解决是把 turnaround 从 3 加到 5 或更大试一轮确认是不是换向问题如果是等待问题要么加长 rdStrobe要么老老实实把 WAIT 信号接上并配成对应的极性。第四条实验室能跑换个时钟配置就偶发错误。现象是同一套代码改了 PLL 或者换了 ECLKIN 之后读写开始偶发失败。原因是 15/63/7 这些数字是周期数实际时间是周期数乘以 ECLKOUT 周期时钟一变实际时间全变原本够宽的选通窗口可能就变窄了。解决是每次改时钟都重新按纳秒算一遍把关键窗口和 FPGA 侧的采样需求对一遍别把周期数当成固定时间用。第五条地址对不上FPGA 收到的地址和 DSP 发的不是一回事。现象是 DSP 往某个偏移写FPGA 侧解出来的偏移差了一截。原因是地址位需要重排原文里提到要把 23 位和 22 位调整到 0 位和 1 位而且手册说这是 8 位宽才需要的方式实际情况是 16 位宽也这么调。解决是在 FPGA 侧做位重排把 DSP 输出的地址线按实际连线映射到内部偏移别假设地址线是一位对一位直连的。这一条最隐蔽因为地址“看起来”是连续的错位只在特定偏移上暴露。6. 装完怎么验证寄存器回读加 FPGA 回环一次跑通验证这件事我分成两层先证明 DSP 自己配对了再证明两端能对上话。第一层不依赖 FPGA第二层才需要对面配合。分开做的好处是出问题时能立刻定位是哪一侧。第一层是寄存器回读。EMIF 初始化函数执行完之后把配进去的几个关键寄存器读回来和写入值逐项比对。这一步能抓出“函数没被调用”“寄存器被后续代码覆盖”“时钟没起来导致写入不生效”这三类问题成本极低。/* 初始化后回读关键配置和写入值比对不一致就停在这里 */ uint32_t rdBusWidth EMIF16-CEnCFG[0] 0x3; /* 位宽字段 */ uint32_t rdOpMode (EMIF16-CEnCFG[0] 2) 0x3; if (rdBusWidth ! 0x1) { /* 期望 16 位 */ while (1); /* 位宽没写进去先别往下跑 */ }这段代码的关键不在语法在“停住”这个动作。很多人在验证阶段喜欢打印一句日志然后继续跑结果错误被后面的操作掩盖。直接在关键项不一致时停住配合调试器看现场比翻日志快得多。第二层是 FPGA 回环。做法是让 FPGA 侧做一个最简逻辑收到写使能就把数据锁进一个寄存器收到读使能就把这个寄存器打回数据线。DSP 侧写一个已知图案比如 0x5A5A 和 0xA5A5 交替然后原地址读回比对是否一致。/* 单地址回环写进去再读回来比对一个字 */ volatile unsigned short *p (volatile unsigned short *)0x78000000; *p 0x5A5A; /* 触发一次 16 位写FPGA 锁存 */ unsigned short v *p; /* 触发一次 16 位读FPGA 回送 */ if (v ! 0x5A5A) { /* 不一致回第 5 章按片选→使能→数据顺序查 */ }跑通单地址之后再做一次连续地址扫描从窗口起始地址开始连续写 256 个递增图案再整体读回比对。这一步能抓出地址位重排错误因为单地址测试只验证了一个偏移位重排错了在偏移 0 上照样能过只有连续扫描才会暴露。最后把数据量加到 KB 级验证 DDR3 到 EMIF 的搬运链路这才是真实场景。FPGA 侧判断写使能的那段逻辑写法大致是抓写使能的下降沿并叠加片选条件/* 片选为 CS4 时抓写使能下降沿产生一个周期的写脉冲 */ wstb_o 1 when (dsp_emif_wen_t1 1 and dsp_emif_wen_t 0 and emif_ce_n 01) else 0; /* 读使能同理用 OE 的下降沿加片选条件 */ rstb_o 1 when (dsp_emif_oen 1 and dsp_emif_oen_i 0 and emif_ce_n 01) else 0;这两个脉冲的有效宽度只有一个 FPGA 逻辑时钟周期所以它后面接的锁存逻辑必须在同一个时钟域里完成跨时钟域会丢数据。这也是为什么前面强调 wrStrobe 要给宽——DSP 侧选通窗口宽FPGA 侧即使有几级同步延迟也还来得及。从那以后我每次装这套环境都强制走一遍“寄存器回读 单地址回环 连续地址扫描”这三步任何一步不过就不往下加数据量。这套习惯救过我好几次尤其是在换了板子、换了时钟、换了位宽配置之后看起来只改了一个参数实际影响的是整条链路的时序基准。希望帮到你。本文还有配套的精品资源点击获取 C6000 EMIF16与FPGA联调：CCS环境、时序配置与回环验证
简介这份 docx 文档围绕 DSP 与 FPGA 通过 EMIF 接口通信展开面向从事 TMS320C6000 系列 DSP、FPGA 协同处理的嵌入式开发者与相关专业学生可帮助理解外部存储器接口的配置与数据交互流程。内容涉及 EMIF 接口概念、寄存器配置、初始化步骤、地址分配与片选信号选择并结合 .cmd 文件、DDR3 初始化与 load memory 操作说明数据如何经 EMIF 传输至 FPGA同时给出 K1_STK_v1.1 例程与 sprugz3a.pdf 手册的查阅线索。资源包共 1 个 docx 文件约 597KB篇幅集中、便于按主题查阅。目前已有 8329 人学习适合需要快速搭建 DSP 与 FPGA 通信链路、排查片选与时序配置问题的读者参考。1. 环境先对齐C6000 EMIF 与 EMIF16 两套接口别装混把 DSP 和 FPGA 用 EMIF 接起来容易出问题的地方几乎从来不在线有没有接对而在装的那套环境是否正确。我见过一个项目DSP 侧程序编译通过、下载成功、指针写下去也不报错可 FPGA 那边连一个有效的写使能都抓不到ce 一直高。查了两天才发现工程里配的是 C6713 那套 EMIFA 的寄存器板上跑的却是 EMIF16 的片子初始化函数等于没执行总线全程装聋作哑。EMIF 看着就是条存储器总线实际上寄存器、位宽、时序、地址映射四层任何一层装歪了它都不报错只是安静地不干活。这篇按我实际装过的一套流程走CCS 环境、K1_STK_v1.1 例程、EMIF16 寄存器、.cmd 地址划分一直到最后 FPGA 回环验证适合刚接手 C6000 接 FPGA 的开发者照着复现。2. 装 CCS 并导入 K1_STK_v1.1从 workspace 到能编译的工程这套环境的第一道门槛不是写代码而是让 CCS 认得出你的芯片、认得出例程包里那套编译器设置。C6000 这一代器件的工程对编译器版本和器件支持包比较敏感工程文件里记录的编译选项一旦和本机装的版本对不上导入之后就是满屏红叉很多人到这一步就以为是例程有问题其实是环境没装齐。我的习惯是先把工具链摆平再动工程顺序反了后面全是返工。2.1 装 CCS器件支持包和编译器版本要对上CCS 本身的安装没什么玄学真正的坑在器件支持包Device Support和编译器这两块。K1_STK_v1.1 这类例程是跟着特定一代 C6000 器件走的安装时要把对应的 C6000 器件家族和代码生成工具勾上如果只装了默认的 ARM 或 C2000 部分导入工程后编译器那一栏会是空的编译按钮点下去直接报“no compiler found”。安装路径也别带中文和空格例程包里有些脚本对路径里的空格处理得不好后面生成 map 文件或者调用 hex 转换工具时会莫名其妙失败。装完之后先不急着开工程做一次环境自检# 1. 确认 CCS 安装目录下有 c6000 的编译器目录 ls CCS安装目录/ccs/tools/compiler/ | grep -i c6000 # 2. 确认器件支持包里有你板子对应的芯片型号目录 ls CCS安装目录/ccs/ccs_base/common/targetdb/devices/ | grep -i c6000 # 3. 看一眼例程包解压后的层级emif 应该在第一层子目录 find /d/work/K1_STK_v1.1 -maxdepth 1 -type d | sort第一条命令确认编译器存在第二条确认 CCS 能在调试时识别目标芯片这两条任意一条为空后面的工作都无法进行。第三条是确认例程包结构K1_STK_v1.1下面会按外设分目录emif就是我们要用的那一份里面有时钟初始化和 EMIF 初始化两组源文件。如果解压出来多套了一层同名目录比如K1_STK_v1.1/K1_STK_v1.1/emif那说明解压时用了“解压到同名文件夹”这种层级会让 workspace 指错位置后面导入工程找不到源文件。提示安装器如果提示是否安装旧版编译器只要例程是那一代器件写的就一起装上多装一个编译器占不了多少空间缺了它反而要重装一遍。2.2 workspace 指到 K1_STK_v1.1 这一层不是 emif 子目录原文里说得很直接把 CCS 的 workspace 设置为 K1_STK_v1.1 所在路径。这一句听起来像废话但真有人指到emif子目录里去结果 CCS 的工程视图里看不到整个例程包的相对结构导入之后引用路径全部变成绝对路径换台机器就编译不过去。workspace 的作用是给 CCS 存工程索引和调试配置的地方它和工程本身是两回事。指向K1_STK_v1.1这一层是为了让导入时能够按例程包自带的相对目录去解析 include 路径指向emif子目录范例工程里那些../../common之类的相对引用就会断掉。具体做法是启动 CCS 时弹出的 workspace 选择框里直接填# workspace 路径示例指到例程包根目录 D:/work/K1_STK_v1.1如果已经启动过 CCS 且指错了不用重装菜单里切换 workspace 就行切完重启 CCS旧的索引不会带过来。切换之后建议顺手把“Copy projects into workspace”这个选项关掉例程包本来就在本地复制一份进去只会让后面改代码时搞不清改的是哪一份这点血泪经验值得记一下。2.3 导入 emif 目录并过第一遍编译workspace 定好之后从 Project 菜单里选导入已有工程路径指到K1_STK_v1.1/emif下面那个工程文件。导入完成后先别改任何代码直接编译一次把错误分成三类看第一类是找不到头文件通常是导入时没有勾选“搜索子目录”手动在工程属性里把emif和公共目录加进 include 路径即可。第二类是编译器版本不匹配工程里记录的编译器名字和本机装的对不上在工程属性的编译器版本下拉框里重新选一次然后 Clean 再 Build。第三类是链接阶段的.cmd找不到这一类最常见因为.cmd文件在例程包里往往放在工程目录外面一层导入时没有被自动带进来。# 编译前先确认 cmd 文件在不在工程引用的路径上 find /d/work/K1_STK_v1.1 -name *.cmd | sort # 编译产物里看 map 文件有没有正常生成这是判断链接是否真的成功的依据 ls -l /d/work/K1_STK_v1.1/emif/Debug/*.map第一条命令列出所有链接命令文件的位置核对工程属性里 Linker 的 cmd 搜索路径是否覆盖到它们。第二条命令看 map 文件编译窗口显示“Build Finished”不代表链接真的把段都放进去了map 文件才是黑匣子里面能看到各个段被分配到哪个地址后面配.cmd时这份文件要反复看。第一遍编译通过之后把工程里的时钟初始化函数和 EMIF 初始化函数找出来读一遍确认它们被main调用到了。这一步特别容易被跳过编译过了、下载了、跑起来没反应最后发现初始化函数压根没被调用或者调用顺序在时钟还没起来之前就配了 EMIF。正常顺序是先配 PLL 和时钟等 ECLKOUT 出来之后再配 EMIF 寄存器反了的话寄存器写进去也不生效。2.4 GEL 与连接配置先能连上再谈读写工程能编译只是第一步能不能连上板子看的是 GEL 文件和目标配置。GEL 里一般会做两件事初始化内存控制器和配时钟。有些例程包自带的 GEL 已经把这些做完了但它是按例程开发板写的换到自己的板子上DDR3 的初始化参数和时钟频率都得改不改的话 CCS 连上去之后读内存全是错的值你会误以为是 EMIF 配错了其实是 DDR3 根本没被正确初始化。我的做法是先单独验证连接新建一个目标配置文件选对芯片型号连接时不加载任何程序直接读一下芯片的器件 ID 寄存器能读对就说明 JTAG 链路和 GEL 的时钟配置没问题。这一步过了再去加载程序、看 EMIF 的寄存器值。跳过这一步直接上程序出问题时你分不清是链路问题、时钟问题还是 EMIF 配置问题排查成本翻倍。3. 配置 EMIF16 时序寄存器位宽、模式与 15/63/7 这组参数EMIF 和普通固定接口最大的不同就是读写时序里的高低电平保持时间可以通过寄存器设置。这意味着同一套硬件你可以靠改寄存器去适配不同速度的 FPGA 逻辑也可以因为参数配错把本来能通的链路配成不通。这一章把配置拆成三步先把引脚和片选空间认清楚再把emif16_cfg的每个字段落到具体值最后把这组值换算成纳秒去和 FPGA 侧的逻辑对一遍。3.1 引脚与片选空间先对一遍EMIF 就相当于一个可配置的总线接口上面的信号线基本囊括了 SRAM、Flash RAM、DDR-RAM 这些存储器的读写接口信号。SBSRAM 接口、SDRAM 接口和异步接口的信号是合并复用的CE1片选空间支持全部三种存储器接口。跟 FPGA 对接走的是异步接口那一套用到的信号大致是下面这些。信号方向作用配错后的典型表现ECLKIN输入系统提供的外部时钟源没有时钟所有时序参数失去意义ECLKOUT输出内部基于 ECLKIN 产生对接设备必须工作在此时钟下时钟频率和时序换算不一致读写偶发错CE输出片选选择与哪个外设通信片选号与地址空间不一致FPGA 收不到使能WE输出写使能写不进或写进去的数据错位OE输出读使能读回全 0 或全 1BE输出字节使能控制哪几个字节有效16 位访问只有一半数据对WAIT输入外设插入等待配了 WAIT_NONE 却依赖它读到未准备好的数据DATA双向数据总线双向切换时机不对总线冲突片选这一列要特别注意DSP 通过 EMIF 口的 CE 片选信号来选择与什么通信具体片选对应哪个地址空间是由硬件连线决定的。软件里你操作的是地址硬件上落到哪根 CE 是板子布出来的两边必须对上。很多“程序不报错但 FPGA 没反应”的问题根子就在这里。3.2 emif16_cfg 逐字段落地原文给的初始化配置是这一组我按 FPGA 挂在 CE0、16 位总线、NOR/ASRAM 模式的场景整理成带注释的版本/* EMIF16 初始化FPGA 当作异步 SRAM 挂载16 位总线 */ emif16_cfg.maxWait 0x80; /* 最大等待周期防止外设一直不响应把总线挂死 */ emif16_cfg.wait0Polarity EMIF_LOW_WAIT; /* WAIT0 低电平有效 */ emif16_cfg.wait1Polarity EMIF_LOW_WAIT; /* WAIT1 低电平有效 */ emif16_cfg.ceCfg[0]-busWidth EMIF_BUS_16BIT; /* 数据线位宽必须与硬件一致 */ emif16_cfg.ceCfg[0]-opMode NOR_ASRAM_MODE; /* FPGA 选这种模式不是 NAND */ emif16_cfg.ceCfg[0]-strobeMode SS_STROBE; /* 片选选通方式 */ emif16_cfg.ceCfg[0]-waitMode EMIF_WAIT_NONE; /* 先不用 WAIT靠固定时序跑 */ /* 写时序建立 / 选通 / 保持单位是 ECLKOUT 周期 */ emif16_cfg.ceCfg[0]-wrSetup 15; emif16_cfg.ceCfg[0]-wrStrobe 63; emif16_cfg.ceCfg[0]-wrHold 7; /* 读时序与写时序分开配读通常可以比写紧一点 */ emif16_cfg.ceCfg[0]-rdSetup 15; emif16_cfg.ceCfg[0]-rdStrobe 63; emif16_cfg.ceCfg[0]-rdHold 7; emif16_cfg.ceCfg[0]-turnAroundCycles 3; /* 读写换向周期双向数据线必需 */ emif16_cfg.ceCfg[0]-nor_pg_Cfg NULL; /* NOR 页模式配置异步 SRAM 模式不用 */逐字段说一下取舍。busWidth只有 8 位和 16 位两种可选选哪个不是看 DSP 想用哪个而是看板上数据线实际接了几根接 16 根却配 8 位你会看到每次访问只有一半字节对得上。opMode在 NAND Flash 和 NOR/ASRAM 之间二选一FPGA 选后者因为 FPGA 侧做的是类 SRAM 的随机读写不是 NAND 那种页访问协议。waitMode配成EMIF_WAIT_NONE是一个很典型的起步选择先用固定时序把链路跑通确认没问题之后再考虑要不要接 WAIT 信号做流控。反过来的顺序很坑一上来就依赖 WAIT结果 FPGA 侧 WAIT 逻辑有 bug总线被无限期拖住现象是程序卡死在一次读操作上看起来像死机实际是在等一个永远不会来的信号。wrSetup、wrStrobe、wrHold这三个数的含义是片选有效到写使能有效之间隔多少个时钟、写使能保持多少个时钟、写使能撤销到片选撤销之间隔多少个时钟。设置得偏大不会错只会慢设置得偏小才会出错而且是那种“跑一百次对九十九次”的偶发错最难查。3.3 15/63/7 换算成纳秒和 FPGA 侧逻辑对一遍这组数本身没有意义有意义的是它们乘以 ECLKOUT 周期之后的时间。假设 ECLKOUT 跑在 100 MHz一个周期 10 ns那么参数周期数折算时间含义wrSetup15150 ns片选拉低后等 150 ns 才发写使能wrStrobe63630 ns写使能有效持续时间wrHold770 ns写使能撤销后片选还要保持 70 nsturnAround330 ns读转写、写转读之间的总线空闲一次完整的写操作大约占 150 630 70 850 ns。这个数字要和 FPGA 侧对齐FPGA 判断写使能的下降沿来锁数据只要它的采样时钟能在这 630 ns 的窗口内采到至少一个上升沿数据就稳。如果 FPGA 逻辑跑在 50 MHz一个周期 20 ns630 ns 里有三十多个采样点绰绰有余如果 FPGA 逻辑跑在 200 MHz窗口里点更多也不会漏。真正要小心的是反过来FPGA 侧逻辑如果做了多级同步再判断边沿实际响应会延迟好几个自己的时钟。这时候 wrStrobe 太小比如只给 3 个周期 30 nsFPGA 还没反应过来写使能就撤了数据自然采不到。我一般的做法是把建立和保持给足选通给到几十个周期先用宽时序把功能跑通等逻辑稳定了再逐级收窄去测极限而不是一上来就按理论最小值配。这组 15/63/7 属于相当宽松的配置适合第一次联调。3.4 位宽与模式8 位和 16 位到底差在哪busWidth选 8 位还是 16 位影响的远不止一次传几个字节它还影响地址怎么算、.cmd 里空间怎么划、FPGA 侧地址位要不要重排。16 位位宽下一个地址对应两个字节指针加一实际地址加二8 位位宽下一个地址一个字节指针加一就是加一。这个差异在后面配地址映射和 load memory 的时候会反复出现。模式这一项NAND Flash 模式是给真正的 NAND 器件用的有自己的一套命令和地址周期FPGA 走 NOR/ASRAM 模式DSP 只管往地址上写数据、拉片选和写使能其余的信号它自动处理好。这也是为什么原文说“只要给地址和数据进行赋值EMIF 口就可以自动将其他的信号 ce、oe、be 等处理好”——配置对了时序细节是硬件状态机在管。4. 地址空间与片选落地.cmd 文件、CE 空间和 load memory 数据格式寄存器配完只是让 EMIF 知道“怎么说话”还没告诉它“跟谁说、说到哪个地址”。这一层靠.cmd文件完成链接器按里面的 MEMORY 段把代码和数据摆到对应地址上程序里操作那个地址空间的指针硬件上就会拉对应的片选。这一章把.cmd、指针访问、load memory 数据格式串起来讲因为这三件事其实是同一件事的三个视角。4.1 MEMORY 段怎么写CE 空间和 DDR3 分开摆原文给的.cmd片段里本地 SRAM、共享内存、四个 EMIF16 CE 空间、DDR3 各自占一段整理成表格对照会更清楚段名起始地址长度用途LOCAL_L2_SRAM0x008000000x00080000512 kB 本地 L2/SRAMLOCAL_L1P_SRAM0x00E000000x0000800032 kB 本地 L1PLOCAL_L1D_SRAM0x00F000000x0000800032 kB 本地 L1DSHRAM0x0C0000000x004000004 MB 多核共享内存EMIF16_CS20x700000000x0400000064 MB CS2 数据空间EMIF16_CS30x740000000x0400000064 MB CS3 数据空间EMIF16_CS40x780000000x0400000064 MB CS4 数据空间EMIF16_CS50x7C0000000x0400000064 MB CS5 数据空间DDR30x800000000x800000002 GB 外部 DDR3写进.cmd的形式大致是这样MEMORY { LOCAL_L2_SRAM : o 0x00800000 l 0x00080000 /* 512kB 本地 L2/SRAM */ LOCAL_L1P_SRAM: o 0x00E00000 l 0x00008000 /* 32kB 本地 L1P */ LOCAL_L1D_SRAM: o 0x00F00000 l 0x00008000 /* 32kB 本地 L1D */ SHRAM : o 0x0C000000 l 0x00400000 /* 4MB 多核共享内存 */ EMIF16_CS2 : o 0x70000000 l 0x04000000 /* 64MB EMIF16 CS2 */ EMIF16_CS3 : o 0x74000000 l 0x04000000 /* 64MB EMIF16 CS3 */ EMIF16_CS4 : o 0x78000000 l 0x04000000 /* 64MB EMIF16 CS4 */ EMIF16_CS5 : o 0x7C000000 l 0x04000000 /* 64MB EMIF16 CS5 */ DDR3 : o 0x80000000 l 0x80000000 /* 2GB 外部 DDR3 */ }这里每个 CE 空间给的都是 64 MB是芯片手册里规定的片上地址窗口实际外设多大是另一回事窗口给大一点不影响。要注意的是这些段并不是都要在 SECTIONS 里被用到.cmd的 MEMORY 只是声明可用区域真正决定代码放哪儿的是 SECTIONS 里的映射。DDR3 这一段在用例程做数据搬运时很关键DSP 传往 FPGA 的数据先存在 DDR3 里所以 DDR3 必须先初始化正确否则你从 DDR3 取出来送去 EMIF 的数据本身就是错的。注意.cmd 里的地址是给链接器看的程序里直接写死的指针地址不会经过链接器检查两边对不上编译器一句话都不会说。4.2 一行指针赋值背后发生了什么原文有一行很典型的写法/* 向 CS4 片选空间的 0x7800002e 地址写入 0x01触发一次 16 位写 */ *((unsigned short *)(0x7800002e)) 0x01;这行代码拆开看有三层。第一层是0x7800002e落在EMIF16_CS4的窗口 0x78000000 到 0x7BFFFFFF 之间所以硬件上会拉 CS4 这根片选硬件连线把它接到 FPGA 上FPGA 就收到了这次访问。第二层是unsigned short *强制按 16 位访问这样 BE 字节使能会按半字对齐处理低位地址的差异体现在字节使能上而不是数据线错位上。第三层是赋值动作本身写操作会依次产生片选有效、地址有效、写使能有效、数据有效这一串时序全部由 EMIF 状态机按前面配的 wrSetup/wrStrobe/wrHold 自动完成你在代码里看不到任何延时。所以排查的时候思路就很清楚这行代码没生效要么是片选没对上要么是地址窗口划错了要么是 EMIF 根本没初始化。三者可以用不同手段分开验证读回EMIF16_CS4窗口内任意地址看总线行为能判断片选读 EMIF 的配置寄存器能判断初始化有没有执行改.cmd里的基址能判断窗口。提示调试阶段可以把同一个值写到 CS2、CS3、CS4 三个窗口用示波器同时看三根片选哪根动了就说明地址映射和硬件连线对上了这比猜快得多。4.3 load memory 的 TI data 格式与小端对齐把数据从主机塞进 DDR3常用手段是 CCS 的 load memory它吃的是 TI data 格式。原文提到首行是格式说明后面跟地址和数据个数比如80000000是首地址。第一行里有个32表示按 32 位组织数据改成16就是按 16 位组织。小端这件事必须单独说因为它和大多数人直觉相反。DSP 的 DDR3 里存 32 位数据 0x00010203如果按 16 位去看会变成 0x0203 在前、0x0001 在后原因是小端把低字节放在低地址。再往下拆到 8 位一个 32 位字 00010203 04050607 08090a0b 在内存里的字节顺序是 03 02 01 00 07 06 05 04……低地址放的是最低有效字节。这里还有一处原文作者自己都标注“未解”的地方初始地址 0x80000000、EMIF 位宽 16 位时按 16 位去看0x80000000 是 02030x80000001 是 00010x80000002 是 06070x80000003 是 0405可如果按字节地址去数0x80000004 才应该是 07。两种数法对不上但实际调试下来只能按前一种去理解地址递进。我的处理办法是不去纠结这套数法而是用一个小实验把关系钉死往 0x80000000 写一个已知的 32 位字然后在 CCS 的内存窗口分别用 32 位、16 位、8 位三种视图看同一片地址把看到的字节顺序记下来后面所有地址换算都按这个实测结果推。这套东西每个板子每个位宽配置都可能不一样靠背结论不如靠一次实测后悔药是提前留好的。在 load memory 之前还有一件事要做DDR3 必须先初始化。原文说得很明确DSP 的数据存储在 DDR3 中所以需要对 DDR3 进行初始化然后再通过 load memory 把数据存进去。DDR3 初始化一般在 GEL 或者启动代码里完成没做这一步就直接 load你会看到加载过程不报错但读出来全是随机值。5. 常见问题排查EMIF 读写不通的 5 个血泪现场EMIF 这类总线调试最难受的地方是不报错。程序跑得好好的指针写下去也没有异常可对面就是没反应。这种时候不要从头到尾重读代码按固定顺序排查先把范围压小。5.1 排查顺序先时钟再片选最后数据顺序是这么定的先确认 ECLKOUT 有输出没有时钟后面全白搭再确认片选有没有动片选不动说明地址窗口或者 CE 配置有问题片选动了再看写使能和读使能最后才看数据对不对。这个顺序的好处是每一步都有一个明确的“过/不过”不会在不同层次的问题之间来回跳。工具上示波器看片选和读写使能最直接逻辑分析仪能一次抓多根线看时序关系。没有硬件工具的话退而求其次读 EMIF 的状态寄存器某些器件会记录访问错误或者超时这也是个黑匣子。我一般两个都上硬件看波形软件看寄存器互相印证。5.2 五条踩坑记录第一条指针写下去不报错FPGA 抓不到写使能。现象是程序正常跑完示波器上对应的 CE 一直是高。原因是程序里写的地址落在了 CS4 窗口但硬件上 FPGA 接的是 CS2片选压根没往那边走。解决是打开.cmd对着EMIF16_CSx的基址核对板上连线把指针地址改到正确窗口或者改硬件连线。这种错编译器不会提示因为地址是合法数值。第二条写使能有了数据错位一个字节。现象是 FPGA 收到的数据比预期整体偏移。原因多半是位宽配错板上是 16 位数据线busWidth却配了EMIF_BUS_8BIT或者反过来导致字节使能的组合和实际数据线对不上。解决是把busWidth改成和硬件一致同时检查程序里指针类型是不是unsigned short *用unsigned char *去访问 16 位外设会人为制造错位。第三条读回的数据全是 0xFFFF 或者全 0x0000。现象是读操作不报错但数据没有意义。原因有两个常见方向一是turnAroundCycles给得太小双向数据线还没完成换向FPGA 就把数据打上来了总线冲突导致采样到全 1二是waitMode配了EMIF_WAIT_NONE但 FPGA 侧数据准备需要时间DSP 在数据有效之前就采样了。解决是把 turnaround 从 3 加到 5 或更大试一轮确认是不是换向问题如果是等待问题要么加长 rdStrobe要么老老实实把 WAIT 信号接上并配成对应的极性。第四条实验室能跑换个时钟配置就偶发错误。现象是同一套代码改了 PLL 或者换了 ECLKIN 之后读写开始偶发失败。原因是 15/63/7 这些数字是周期数实际时间是周期数乘以 ECLKOUT 周期时钟一变实际时间全变原本够宽的选通窗口可能就变窄了。解决是每次改时钟都重新按纳秒算一遍把关键窗口和 FPGA 侧的采样需求对一遍别把周期数当成固定时间用。第五条地址对不上FPGA 收到的地址和 DSP 发的不是一回事。现象是 DSP 往某个偏移写FPGA 侧解出来的偏移差了一截。原因是地址位需要重排原文里提到要把 23 位和 22 位调整到 0 位和 1 位而且手册说这是 8 位宽才需要的方式实际情况是 16 位宽也这么调。解决是在 FPGA 侧做位重排把 DSP 输出的地址线按实际连线映射到内部偏移别假设地址线是一位对一位直连的。这一条最隐蔽因为地址“看起来”是连续的错位只在特定偏移上暴露。6. 装完怎么验证寄存器回读加 FPGA 回环一次跑通验证这件事我分成两层先证明 DSP 自己配对了再证明两端能对上话。第一层不依赖 FPGA第二层才需要对面配合。分开做的好处是出问题时能立刻定位是哪一侧。第一层是寄存器回读。EMIF 初始化函数执行完之后把配进去的几个关键寄存器读回来和写入值逐项比对。这一步能抓出“函数没被调用”“寄存器被后续代码覆盖”“时钟没起来导致写入不生效”这三类问题成本极低。/* 初始化后回读关键配置和写入值比对不一致就停在这里 */ uint32_t rdBusWidth EMIF16-CEnCFG[0] 0x3; /* 位宽字段 */ uint32_t rdOpMode (EMIF16-CEnCFG[0] 2) 0x3; if (rdBusWidth ! 0x1) { /* 期望 16 位 */ while (1); /* 位宽没写进去先别往下跑 */ }这段代码的关键不在语法在“停住”这个动作。很多人在验证阶段喜欢打印一句日志然后继续跑结果错误被后面的操作掩盖。直接在关键项不一致时停住配合调试器看现场比翻日志快得多。第二层是 FPGA 回环。做法是让 FPGA 侧做一个最简逻辑收到写使能就把数据锁进一个寄存器收到读使能就把这个寄存器打回数据线。DSP 侧写一个已知图案比如 0x5A5A 和 0xA5A5 交替然后原地址读回比对是否一致。/* 单地址回环写进去再读回来比对一个字 */ volatile unsigned short *p (volatile unsigned short *)0x78000000; *p 0x5A5A; /* 触发一次 16 位写FPGA 锁存 */ unsigned short v *p; /* 触发一次 16 位读FPGA 回送 */ if (v ! 0x5A5A) { /* 不一致回第 5 章按片选→使能→数据顺序查 */ }跑通单地址之后再做一次连续地址扫描从窗口起始地址开始连续写 256 个递增图案再整体读回比对。这一步能抓出地址位重排错误因为单地址测试只验证了一个偏移位重排错了在偏移 0 上照样能过只有连续扫描才会暴露。最后把数据量加到 KB 级验证 DDR3 到 EMIF 的搬运链路这才是真实场景。FPGA 侧判断写使能的那段逻辑写法大致是抓写使能的下降沿并叠加片选条件/* 片选为 CS4 时抓写使能下降沿产生一个周期的写脉冲 */ wstb_o 1 when (dsp_emif_wen_t1 1 and dsp_emif_wen_t 0 and emif_ce_n 01) else 0; /* 读使能同理用 OE 的下降沿加片选条件 */ rstb_o 1 when (dsp_emif_oen 1 and dsp_emif_oen_i 0 and emif_ce_n 01) else 0;这两个脉冲的有效宽度只有一个 FPGA 逻辑时钟周期所以它后面接的锁存逻辑必须在同一个时钟域里完成跨时钟域会丢数据。这也是为什么前面强调 wrStrobe 要给宽——DSP 侧选通窗口宽FPGA 侧即使有几级同步延迟也还来得及。从那以后我每次装这套环境都强制走一遍“寄存器回读 单地址回环 连续地址扫描”这三步任何一步不过就不往下加数据量。这套习惯救过我好几次尤其是在换了板子、换了时钟、换了位宽配置之后看起来只改了一个参数实际影响的是整条链路的时序基准。希望帮到你。本文还有配套的精品资源点击获取