混频器是射频接收机里最容易被低估的模块。刚入行时我一直觉得它就是“拿本振和射频信号乘一下”的事直到做了一款全集成接收机发现混频器架构选错了前面LNA做得再好也白搭。电流换向和电压换向这两个词看着像教科书里绕口的概念实际上决定了你这条链路的增益、噪声系数和线性度能到多少。这篇文章把我做换向混频器Current/Voltage Commutating Mixers时的设计笔记、选型思路和踩过的坑整理出来给正在做接收机链路设计或者准备流片的朋友一个参考。1. 换向混频器的本质开关如何在频域里“搬运”信号1.1 混频的数学本质乘法器被方波替代后发生了什么理想的混频器在数学上就是一个乘法器。射频信号和本振信号在时域相乘等效到频域就是把整个频谱搬移了一个本振频率的位置。这套傅里叶变换的结论大家都熟但落地到芯片或模块层面真正做宽带的宽带乘法器非常难功耗、带宽、线性度都很难同时兼顾所以在工程上几乎都是用开关来实现混频。开关实现混频的思想极其朴素本振信号控制一个开关周期性地让射频信号通过或切断。这里有个关键细节——普通单管开关等效成乘以一个0到1的单边方波而换向开关等效成乘以一个正负1的双边方波。理想方波可以展开成傅里叶级数一个占空比50%的双边方波其基波分量幅度是4/π还有1/3、1/5、1/7……依次衰减的奇次谐波。所以换向混频器的输出频谱里不仅有你想要的f_LO ± f_RF还会在3f_LO ± f_RF、5f_LO ± f_RF这些位置出现幅度逐次减小的频谱副本。这就是换向混频器同时也是“谐波混频器”的原因。RF端口过来一个带外干扰信号如果它恰好落在3f_LO附近的某个频率明明远离目标频段却照样会被搬移到中频上。设计接收机前端时如果对这个谐波响应没有预期后面排查灵敏度问题时会很头疼。1.2 “换向”和“调制”的区别正负翻转比单边开关高效“换向”commutating这个词的核心是极性翻转。普通调制开关只是把信号斩成一段一段负半周直接切掉或者不处理信号能量损失很大。而换向开关是把信号的正半周和负半周都利用起来——本振控制开关让信号路径的极性周期性地反转。我用一个生活化的类比来描述单管开关像一扇只能单向开的门行人只能进不能出换向开关像一个旋转门两个方向的流量都能走效率自然翻倍。换向混频器在数学上等效于乘以一个正负1的方波两个半周的信号全都参与了频率搬移所以它的理论转换效率是2/π远高于单边开关。再从频谱上看换向开关不会产生本振的直流分量与射频信号直接混频导致的强基波泄漏双平衡结构的换向混频器还能用对称性在输出端天然抵消掉本振自身的偶次谐波。这些优势都是“极性翻转”这个操作本身带来的不是靠后期滤波滤出来的。1.3 为什么说它是“频率搬运工”而非“频率混合器”很多人概念里混频器是产生“和频”和“差频”的东西其实这个理解窄了。换向混频器做的事情更接近“周期性改变信号极性”信号的频谱在时域里被反复翻转等效成在原信号的所有奇次本振谐波附近各复制了一份完整频谱只是幅度衰减为1/(2n1)。这个视角解释了很多现象本振泄漏为什么在双平衡结构里能被抵消因为两个半周泄漏到输出端的相位相反镜像频率为什么必须靠结构或滤波器抑制因为f_LO - f_IF和f_LO f_IF这两份副本在频谱上是天然成对出现的还有为什么换向混频器的噪声分析必须考虑多个本振谐波频率上的噪声折叠不能只看基波附近。理解了“频率搬运工”这个身份你再看后面所有性能指标和设计取舍都会觉得顺理成章。2. 电流换向和电压换向两种信号域路线之分2.1 电流换向混频器的信号链电流换向混频器的信号链是这样走的射频电压先经过一个跨导级gm stage把电压信号变成电流信号然后本振驱动的开关管对这股电流做周期性的极性翻转翻转后的电流再经过负载电阻或者跨阻放大器TIA最后恢复成电压信号输出。经典的有源Gilbert单元就是这个思路。差分跨导管把LNA输出的RF电压变成电流四个开关管或者两个开关对在LO驱动下周期性地把电流从一个支路切换到另一个支路负载电阻RL把换向后的电流变回电压输出中频信号。它的转换增益可以写成一个很简洁的公式电压转换增益 ≈ (2/π) × g_m × R_Lg_m是跨导级的跨导R_L是负载电阻。你可以直观地看到有源混频器想要增益本质上是靠g_m和R_L推上去的。跨导级越强、负载越大增益越高但代价是功耗上升、输出摆幅受电源电压限制。设计Gilbert单元时跨导管被偏置在饱和区开关管周期性地在饱和区和截止区之间切换整个模块有持续的静态电流噪声和功耗自然低不了。2.2 电压换向混频器的信号链电压换向混频器则是另一条路线开关直接切换电压节点不需要先把电压变成电流。最典型的代表是双平衡环形二极管混频器double-balanced ring mixer二极管环在LO驱动下交替导通把RF端口的电压信号直接换向到IF端口。这种混频器是纯无源的没有静态功耗开关本身也不提供增益。电压换向混频器的优势是带宽极宽、线性度极高从几十MHz到几十GHz都能工作所以在宽带仪器仪表、雷达收发前端里非常常见。代价是它有固有的转换损耗理想情况下电压转换增益大约是2/π算成功率损耗约 -3.9dB实际加上二极管导通电阻、变压器损耗和端口失配整体损耗通常会到-6dB、-8dB甚至更多。它还需要比较强的本振驱动功率。二极管环要完全打开、完全关断LO功率低了开关不能深度导通损耗和噪声都会恶化典型需要7dBm到13dBm的LO功率。这意味着混频器本身不耗电但驱动它的LO缓冲器很耗电系统层面要算总账。2.3 为什么现代接收机偏爱“电流模式无源混频器”前面说的两种路线似乎是两个极端有源Gilbert有增益但噪声大功耗高无源环形二极管损耗大需要强驱动。但现代CMOS接收机里实际用得最多的反而是第三条路线——无源电流换向混频器加TIA。所谓无源电流换向混频器它的核心结构跟无源电压换向一样也是由四个开关管组成的双平衡开关网络。但它不直接切换RF电压信号而是把LNA输出的RF电流直接注入开关网络本振驱动开关管对这股东电流做极性翻转IF端再通过一个低输入阻抗的TIA把电流接收下来变成基带电压。这里面最关键的设计决策是IF端的阻抗。TIA的运算放大器反相输入端是一个“虚地”输入阻抗极低所以开关网络的输出节点几乎不会积累电压整个混频器工作在“电流模式”。开关导通电阻Ron和TIA的输入阻抗串联RF电流主要流过Ron被TIA收集。因为信号始终以电流形态被处理电压摆幅被压得很低这就绕开了传统无源混频器“电压摆幅过大导致开关非线性”的问题。再加上无源开关网络没有直流偏置电流开关管工作在零偏置附近闪烁噪声1/f噪声非常小对零中频和低中频接收机来说是决定性的优势。2.4 一张表看懂四种风格的工程取向单独看每种拓扑都各有逻辑放在一起对比时工程取舍会更直观。下面这张表我整理过很多次选型时直接拿来比比翻教科书效率高拓扑风格典型结构转换增益噪声系数线性度DC功耗LO驱动反向隔离有源电流换向Gilbert单元5~15dB中1/f噪声大中高低好无源电流换向CMOS开关TIA由TIA决定低无1/f噪声高低仅TIA高差无源电压换向环形二极管-6~-8dB低但损耗大很高无很高差有源电压换向少见GaAs等能有增益中中高中中中这里“转换增益”对无源电流混频器写的是“由TIA决定”因为单独的开关网络自身是损耗的但TIA的反馈电阻可以把电流域的信号放大成很大的电压增益整套混频器加TIA级联起来增益可以做到和Gilbert单元相当甚至更高而且噪声和线性度还能更好。这也是为什么现在的蜂窝手机、Wi-Fi接收机几乎清一色用这种方案。实际设计里不要只盯混频器单模块的指标要连TIA一起做链路预算。这个观点后面还会反复强调。3. 性能指标背后的物理转换增益、噪声和线性度怎么权衡3.1 转换增益为什么无源混频器天生有损耗看回那个方波乘法的模型。理想开关换向的基波分量是4/π对应单边带电压转换增益2/π约合-3.9dB。很多人第一次看到这个数字会疑惑一个理想无损耗的开关网络为什么还会有3.9dB的损耗因为换向过程把信号能量分配到了很多个频谱副本上。基波本振分量贡献的那份中频信号只占一部分能量其余能量去了3次、5次、7次谐波附近的边带。所以哪怕开关本身没有电阻损耗、没有失配损耗单单“用方波而不是正弦波做本振”这个事实就决定了无源混频器先天有接近4dB的转换损耗。实际电路里损耗还会更大。开关管的导通电阻Ron会带来额外的电压分压损耗输入源阻抗Rs和Ron串联信号在开关上消耗一部分还有本振占空比偏离50%、开关在过渡区停留时间过长等效于有效导通时间缩短、等效电阻增加、版图寄生电容对高频信号的分流每一样都在蚕食那点本来就不多的转换增益。要弥补这个损耗办法不是去“改良开关”而是换信号域。把无源开关网络放进电流域后端用TIA的反馈电阻R_F来定增益电压增益直接由R_F和LNA输出阻抗的比例决定混频器的“-4dB损耗”在链路里根本不重要因为TIA可以把电流放大几十倍。这就是为什么现代接收机里无源电流混频器能跟有源混频器在增益指标上打个平手甚至反超。3.2 噪声系数无源混频器的零偏置优势无源混频器的噪声特性是它最有吸引力的地方。理想无源混频器的噪声系数理论上等于它的转换损耗也就是说一个转换损耗-6dB的无源混频器NF的下限就是6dB前提是忽略后级噪声贡献。为什么能做到这么低因为无源开关网络没有静态工作点开关管导通时处于深三极管区沟道电阻只有几欧姆到十几欧姆产生的热噪声很小截止时则完全不导通。更重要的一点是开关管在零DC电流条件下工作闪烁噪声极低。CMOS晶体管的1/f噪声在很大程度上依赖于直流电流密度电流为零时陷阱对载流子的俘获释放机制不起作用这也是无源混频器在中频几十kHz附近噪声表现远优于有源Gilbert混频器的物理原因。但无源混频器有一个噪声陷阱本振边沿的过渡时间。开关管从一个状态切换到另一个状态的这段短暂时间里它既不完全导通也不完全截止沟道处于高阻中间态此时的热噪声会被“采样”并折叠到中频。LO边沿越缓、开关管尺寸越大、过渡时间占比越高折叠噪声越严重。所以无源混频器对本振驱动波形质量极其敏感一个边沿很慢的LO buffer足以让无源混频器的NF恶化好几个dB。做仿真验证时噪声折叠效应也必须用周期性噪声分析Pnoise才能准确看到普通的AC噪声分析完全算不出这个结果。仿真设置的小节我会在第四章细说。3.3 线性度1dB压缩点和IIP3的权衡逻辑混频器的线性度指标通常看两个1dB压缩点P1dB和三阶互调截点IIP3。设计有线度时脑子里要有“是谁在限制线性度”这个问题。有源Gilbert混频器的线性度瓶颈通常在跨导级。跨导管工作在饱和区它的g_m三阶非线性直接决定了整个混频器的IIP3。要提升性能就得做源极退化电感、优化过驱动电压、甚至加辅助线性化电路而且开关管的切换过程本身也会产生非线性——尤其当LO信号幅度不够大时开关管进入线性区和截止区的时间不对称尾电流在两条支路间的“分流”不平滑就会产生额外的高阶分量。所以有源混频器想要高线性本质上要靠大功耗和复杂的偏置优化去“堆”。无源混频器的线性度瓶颈则是开关管的导通电阻Ron随输入信号变化。以NMOS开关为例Ron的大小取决于栅源电压而源极或漏极电压随RF信号摆动时Vgs实际上被调制了Ron就跟着信号变化相当于在一个线性系统里引入了一个和输入相关的非线性电阻。LO摆幅越大开关管的导通深度越高Ron的调制比例越小线性度就越好。这也是无源混频器对LO摆幅要求高的另一个深层原因——不是为了美观是为了把Ron调制压下去。从实测经验看CMOS无源电流混频器优化到位以后IIP3做到15dBm以上很常见而有源Gilbert单元优化到头通常在5到10dBm左右。但无源方案的P1dB受限于后端TIA的电压摆幅——TIA输出摆到电源轨再大的输入也会被削平。所以无源混频器的链路预算不能只看前级要把后级ADC的满量程和TIA的增益摆在一起算这往往是实际系统中比IIP3更先暴露的问题。4. 从架构选型到仿真验证一个换向混频器的完整设计路径4.1 我的架构选择流程很多工程师拿到接收机项目上来就在晶体管级开始画其实第一步应该是从系统预算倒推。我自己习惯按这个顺序来先看系统架构。零中频还是超外差还是低中频零中频和低中频架构对闪烁噪声极其敏感因为有用信号直接被搬到了DC附近或很低的中频这时候有源Gilbert混频器的1/f噪声几乎能毁掉灵敏度无源电流换向混频器就是首选。超外差架构的中频选得高对闪烁噪声不那么敏感但镜像抑制和线性度要求高有源或无源都有空间。再看链路预算里差什么。如果前端已经有一个高增益的LNA混频器模块的增益要求就不高反而要省功耗、低噪声那无源方案更合适如果系统要求整个接收链路的总增益大而你不想把LNA做得很重那有源Gilbert混频器或者无源混频器加高增益TIA都可以具体看工艺、功耗和面积。然后看工艺。CMOS工艺便宜、集成度高无源电流混频器加TIA是最优解SiGe BiCMOS工艺里Gilbert单元有天然的异质结晶体管优势增益和噪声都表现好而仪器仪表、雷达这些追求宽带的高频应用GaAs或二极管环形混频器电压换向还是主流。这个流程走下来方案的取舍其实是系统逼出来的不是拍脑袋选的。4.2 开关管尺寸Ron、寄生电容和面积的三方博弈开关管尺寸是换向混频器设计里最核心的晶体管级决策。开关管的导通电阻要低因为Ron太大直接增加损耗和噪声但管子做大寄生电容也跟着大本振信号通过Cgs和Cgd耦合到RF和IF节点的问题会加重。NMOS开关管在深三极管区的导通电阻可以近似写成R_on ≈ 1 / [ μ C_ox (W/L) (V_gs - V_th) ]这里μ是载流子迁移率C_ox是栅氧电容W/L是宽长比V_gs是栅源电压V_th是阈值电压。设计自由度主要在W/L和V_gs——也就是LO驱动摆幅。LO摆幅你定了以后就要用仿真去扫W。我自己的做法是在Cadence环境里用参数化单元把开关管宽度设成变量扫W从20μm到200μm看转换增益、NF和LO到RF的隔离度三个指标的trade-off。典型的曲线趋势是W增大时Ron减小损耗和NF改善但W大到一定程度寄生电容开始主导NF不再下降甚至反升隔离度持续恶化。L的选择也有讲究。很多设计直接拉到工艺最小长度但我会稍微加一点因为太小的L意味着更强的短沟道效应和更高的体效应敏感度Ron会随漏源电压变化得更剧烈这直接反映在IIP3上。65nm工艺里开关管取L80nm到100nm是个常见折中点代价是Ron稍大但线性度会好一些这个取舍在换向混频器里是值得的。还有个实用的经验用互补CMOS传输门NMOS并联PMOS可以显著降低Ron对输入电压的依赖性因为NMOS在高电压时导通好PMOS在低电压时导通好两者并联时总Ron随电压的波动更平缓。代价是LO要额外的互补驱动信号驱动功耗翻倍版图也更复杂。低速中频应用我会考虑射频前端一般在性能和驱动复杂度之间选前者。4.3 LO驱动决定无源混频器性能上限的隐藏钥匙前面反复提LO摆幅现在说说具体怎么设计这一级。无源混频器的开关管栅极需要的不是一个能正常翻电平的弱信号而是一个边沿陡峭、摆幅足够大的方波。LO buffer最后一级通常用反相器链从PLL或本振源输出的低摆幅信号逐步放大最后一级的PMOS和NMOS尺寸要经过仿真设计让上升沿和下降沿的时间尽量对称。反相器链每一级的尺寸比例通常在2到4倍之间具体看负载电容和功耗预算。最后一级要给开关管栅极提供快速的充放电电流所以尺寸往往很大。我自己在65nm工艺上设计时最后一级反相器的总栅宽经常到几百微米才能保证开关管栅极波形在几百ps内完成跳变。LO驱动功耗在这个结构里不是小数目做系统功耗预算时一定要把这部分算进去。LO的直流电平也要和开关管偏置配合好。无源混频器的开关管栅极静态偏置通常通过一个大电阻几百kΩ以上接在某个直流电平上让LO波形对称地跨过开关管的阈值电压。偏置点太高开关管在LO低电平时不能完全截止会产生额外的直流路径偏置点太低导通时间缩短转换损耗增加。这个偏置电平和LO摆幅是联合设计的不是单独定的。如果系统对噪声有极致要求还可以考虑25%占空比的LO方案。四个开关管各导通四分之一的周期同一时刻只有一个开关导通这比50%占空比时两个开关同时导通的方案更干净导通路径上的噪声折叠更少NF能得到改善。代价是LO产生电路复杂度增加需要额外产生四相正交时钟并且精确控制占空比在实际系统里权衡比较明显。4.4 仿真验证的正确姿势PSS、Pnoise和QPSS怎么用换向混频器的仿真和普通LNA很不一样因为混频器本质是一个周期时变系统。普通的小信号AC分析在这里完全无效必须用周期性稳态分析系列。PSSPeriodic Steady-State是基础。设置的时候把LO端口作为大信号源频率设为本振频率RF端口作为小信号。谐波数number of harmonics要设够我习惯设到7到9阶否则开关波形的边沿拟合不准确转换增益的仿真结果会有零点几个dB的误差。PSS收敛以后混频器的转换增益可以用PACPeriodic AC分析得到跑一个小信号扫描在IF端口读增益即可。Pnoise的设置是重头戏。要在PSS基础上跑噪声源类型必须选成“time-varying”或“cyclostationary”不能用普通的“sources”选项。因为换向混频器的噪声是周期时变的开关管在不同时刻的噪声贡献不同必须考虑噪声在本振各次谐波上的折叠效应。如果选错类型仿真出来的NF会明显偏低而且你很难察觉因为结果是合理的“假象”。我见过好几个同事在低噪声放大器仿真流程里直接带过来的习惯把这个坑踩了一遍。IIP3仿真用QPSS或者PSS加两个RF tone都可以。要注意的是两个tone的频率间隔要设置合理保证差频落回中频带内谐波数要足够高否则互调分量计算不准。混频器的IIP3仿真相比LNA更费时间但这一步不能省因为无源混频器的线性度对LO摆幅、开关管尺寸的敏感性只有仿真才能体现出来。仿真完成后还有一个容易被忽略的检查看看输入和输出端口的回波损耗。无源混频器是双向器件端口阻抗和两侧电路的匹配直接影响转换增益和NF如果仿真环境里的源阻抗和负载阻抗和你实际设计的接口阻抗不一致仿真结果完全没有参考价值。5. 流片和实测中容易翻车的五个环节5.1 LO泄漏到RF对称性不只是版图的美学问题换向混频器实测时最常见的异常之一就是LO信号泄漏到RF输入端口。在FDD系统里这意味着发射链路的信号会通过天线被接收端的LO泄漏调制出杂散在零中频系统里LO泄漏会在基带产生直流失调。双平衡结构理论上能抵消LO到RF的泄漏但这个抵消依赖完美对称。版图里的走线长短不一、开关管的源漏不对称、LO差分信号不完全互补都在打破这种平衡。我的经验是LO走线和RF走线在版图里要尽量避免长距离平行必要的时候分层走并保证垂直走向在开关管阵列周围打满接地过孔形成一个“围墙”把衬底耦合的能量吸收掉。还有一个很容易忽略的点LO buffer的输出级和混频器开关管之间的走线要尽量短因为这段走线上的寄生电感会产生振铃影响开关波形也增加LO信号的辐射。实测排查LO泄漏时建议先用频谱仪看RF端口不要一上来就去改版。如果LO泄漏在几dBm量级先检查PCB上的LO走线和RF走线的隔离很多时候是板级耦合而不是芯片内部泄漏。5.2 中频端的闪烁噪声怎么突然变高了明明用了无源电流混频器测试出来低频段NF却比仿真高很多这种问题我排查过好几次最后都指向同一个方向LO驱动波形太差。无源混频器的开关管在LO边沿过渡期内处于高阻中间态这段时间它的沟道噪声很大而且会以采样折叠的方式进入中频。如果LO边沿变缓过渡期占比增大折叠噪声就明显恶化尤其在低频中频段表现就像“突然多了一股闪烁噪声”。用示波器看LO buffer输出波形如果上升下降沿超过一个本振周期的百分之五就要警惕了。另外检查一下LO的共模电平也就是前面说的开关管栅极偏置点是否在LO摆幅的正中间。偏置偏了相当于开关管在一个半周比另一个半周导通得更深等效于占空比偏离50%这会让本振偶次谐波泄漏增加也会让基带输出出现二阶互调失真直接推高带内噪声。5.3 时钟馈通和电荷注入怎么影响零中频架构任何用MOS管做的开关都会把栅极的电压跳变通过寄生电容耦合到源漏两端这就是时钟馈通clock feedthrough。同时沟道里的电荷在开关关断时会被释放到源漏两边这叫电荷注入charge injection。这两个效应在混频器里表现为LO跳变出现在RF或IF节点上的“毛刺”。零中频架构里这些毛刺的频谱正好落在基带附近而且由于LO和RF可能同频毛刺会和有用信号重叠造成很难滤除的干扰。缓解手段从器件层面说是尽可能减小开关管的Cgd和Cgs这和开关管尺寸的设计目标一致——所以开关管尺寸不能盲目做大满足Ron要求后应该取能接受的寄生最小值。从电路层面说可以在IF节点加一点补偿电容把注入的电荷存储起来或者平衡掉但要小心补偿电容影响IF带宽。实测时如果基带输出在LO频率处看到明显的周期性毛刺可以先用差分探针对比IF正负输出端的信号——如果毛刺是共模的后级差分TIA能抑制一部分那就还好如果是差模的说明版图对称性没做好这个版图问题要比器件尺寸问题难修得多。5.4 反向隔离不佳无源混频器在FDD系统里的麻烦无源混频器是双向器件RF端口的信号能通过它跑到IF端口IF端的信号也能跑到RF端。这在TDD系统里问题不大因为收发分时但在FDD系统里这是一个大麻烦。发射链路的残留信号如果通过天线双工器漏到接收端经过LNA放大后到达混频器其中一部分会直接穿透无源开关网络进入IF和基带。这些残留信号可能很靠近接收频带或者落在带外但大信号的存在会压缩混频器的线性度效果相当于“远端阻塞”。更微妙的是IF端的基带信号也能反向调制到RF端形成所谓的反向互调这会让接收链路对外表现为“发射信号在接收频带上产生了互调产物”。处理这个问题的责任不完全在混频器本身。LNA的增益不能无限高混频器和LNA之间要跟系统商量好增益分配双工器的带外抑制必须把发射频段压到足够低必要的时候在LNA和混频器之间加一个可调衰减器或者前级滤波网络。无源混频器的“双向性”是整个接收链路预算里一直存在的背景噪声做系统的人心里要有这根弦不然很容易在联调时被这个“看不见的通道”坑到。5.5 中频负载摆幅输出端到底能扛多大信号最后一个高频翻车点不在混频器本身而在它和后级电路的接口。无源电流混频器加TIA的结构里TIA的输出摆幅受运放电源电压限制增益越高输出摆幅越小一旦输入信号大了最先压限的往往不是混频器开关而是TIA运放。做链路预算时我会把ADC的满量程摆幅作为锚点反推TIA的增益上限然后再根据混频器线性度最差的那个输入功率计算TIA输出是否还能保持线性。如果这个功率下TIA已经压限了就要考虑降低TIA增益、把部分增益放到后端可编程增益放大器PGA里或者在混频器和TIA之间加一个简单的AC耦合网络把可能出现的直流失调和低频大摆幅先滤掉一部分。这个接口问题在文档里往往被一笔带过但实测时它是决定整条链路动态范围的隐形瓶颈。我会在版图之前就把它算清楚省得流片回来在调试台上对着限幅波形发呆。最后再说一点我自己的工作习惯。做换向混频器设计时我会在动手画晶体管之前先写一页纸的需求文档把系统架构、链路预算、输出摆幅这些系统级的约束写清楚再从系统和接口往下拆一层一层的晶体管指标。很多人把混频器当做一个孤立模块来设计指标全是从教科书上随手抄的结果流片回来和系统对不上才是最大的浪费。先定位好信号域再谈器件参数这句话是我这几年做混频器最大的体会也分享给正在看这篇文章的你。