深入剖析ColdFire2/2M内核：调试模块与存储器子系统实战指南

1. 项目概述如果你在嵌入式领域摸爬滚打超过十年那么对Motorola后来是Freescale现在是NXP的ColdFire系列微控制器一定不会陌生。它不像ARM那样如今遍地开花但在21世纪初的工业控制、网络设备和汽车电子领域ColdFire以其出色的性价比、成熟的生态和独特的架构占据了相当重要的市场份额。今天我们不聊泛泛的概述而是深入芯片内部把玩一下ColdFire2/2M这个经典系列的核心“内脏”——特别是它的调试模块和集成存储器子系统。很多工程师会用ColdFire做产品但未必都仔细琢磨过它的BDMBackground Debug Mode到底是怎么悄无声息地接管CPU的也没细想过片上那块小小的指令缓存I-Cache是如何被配置和测试的。理解这些不仅是为了解决棘手的Bug更是为了在资源受限的MCU上把每一分硬件性能都压榨到极致。这篇文章就是一次针对ColdFire2/2M内核的“解剖”之旅我会结合手册里的硬核细节和实际调试中的那些“坑”带你重新认识这颗老而弥坚的芯片。2. ColdFire2/2M核心架构与编程模型解析ColdFire2/2M架构的精髓在于其“FlexCore”设计理念。你可以把它理解为一个高度模块化、可定制的处理器内核平台。它不是一颗固定的芯片而是一套IP知识产权核芯片厂商可以根据目标应用的需求像搭积木一样选择不同的处理器版本V2或V2M、搭配不同容量和速度的指令缓存、数据缓存、紧耦合存储器TCM以及各种外设控制器最终集成到一颗SoC中。这种设计在当年极大地平衡了性能、功耗和成本尤其适合那些需要特定计算能力比如集成MAC单元用于信号处理但又对成本敏感的应用。2.1 核心编程模型从寄存器视角理解CPU编程模型是软件与硬件对话的桥梁。ColdFire2/2M的编程模型清晰地区分了用户模式和超级用户模式这是许多现代处理器的共性旨在保护系统关键资源。整数单元寄存器组是程序员最常打交道的部分数据寄存器D0-D78个32位通用寄存器用于算术逻辑运算和数据搬运。ColdFire的指令集大量使用这些寄存器作为操作数效率很高。地址寄存器A0-A67个32位通用地址寄存器主要用于寻址。需要注意的是A7是特殊的它作为堆栈指针SP。在超级用户模式下实际上有两个A7用户堆栈指针USP和超级用户堆栈指针SSP/ISP由状态寄存器SR中的S位决定当前使用哪一个。这种设计使得操作系统内核和用户任务的堆栈能完全隔离是系统稳定性的基石。程序计数器PC32位指向下一条待取指的指令地址。条件码寄存器CCR8位寄存器包含进位C、溢出V、零Z、负N和扩展X标志位。这些标志是条件分支指令如BEQ, BNE的判断依据。超级用户模式专用寄存器是系统软件如RTOS内核、驱动程序的武器库状态寄存器SR16位其高字节位15-8是中断优先级掩码I2, I1, I0决定了CPU响应哪个级别及以上的中断。低字节包含了S位模式位、T位跟踪使能位等。一个关键细节在ColdFire上修改SR通常需要使用特殊指令如MOVE to CCR或ANDI/ORI to SR直接写入可能会因为非原子操作而导致中断状态出现时间窗口问题在编写关键代码段时需要特别注意。向量基址寄存器VBR32位。异常和中断发生时CPU需要跳转到对应的处理程序入口这些入口地址向量存储在一个表中。VBR指向这个异常向量表的基地址。灵活运用VBR可以在运行时重定位整个异常向量表这对于实现动态加载、系统监控或者多任务环境下的异常处理隔离非常有用。缓存控制寄存器CACR控制指令缓存的行为如使能/禁用缓存、冻结缓存内容防止被刷新、使能写保护等。我们会在缓存章节详细讨论。访问控制寄存器ACR这是一个强大的内存保护单元MPU的简化版。它可以定义多个地址区域的访问属性如可读、可写、可缓存、超级用户专属等。在缺乏MMU的MCU上ACR是实现内存保护和区分代码/数据区域的关键。MAC单元寄存器是ColdFire2M型号的亮点用于加速乘加运算累加器ACC64位寄存器用于存放MAC指令如MAC.L运算的扩展精度结果。MAC状态寄存器MACSR控制MAC单元的运算模式如饱和模式、溢出模式等。掩码寄存器MASK在某些寻址模式下用于生成地址掩码配合MAC指令实现循环缓冲区访问在数字滤波器等DSP算法中非常高效。注意对超级用户寄存器的操作必须在超级用户模式下进行在用户模式下尝试访问会触发特权违规异常。这是系统安全的第一道防线。2.2 总线架构与数据传输机制ColdFire2/2M内核通过一个主总线Master Bus与外部世界片内外设、外部存储器通信。理解总线时序是进行底层驱动开发和性能优化的前提。主总线上的关键信号包括MADDR[31:0]32位地址总线。MRDATA[31:0]/MWDATA[31:0]32位读/写数据总线。MSIZ[1:0]传输大小指示本次操作是字节8位、字16位还是长字32位。MRWB读/写信号高电平读低电平写。MTSB传输开始信号表示一个总线周期的开始。MTAB传输应答信号由从设备拉低告知主设备本次传输完成。等待状态Wait States就是通过从设备延迟应答MTAB来实现的用于匹配慢速存储器。MTEAB传输错误应答信号。如果从设备无法完成访问如访问了不存在的地址应拉低此信号这将引发一个总线错误异常。总线传输类型MTT[1:0]和修饰符MTM[2:0]编码了当前访问的意图例如是用户程序取指、用户数据访问、超级用户数据访问还是中断应答周期。这对调试模块至关重要因为调试器需要区分CPU正在执行的是代码还是数据访问以设置正确的硬件断点。不对齐访问Misaligned Transfer是ColdFire总线的一个特色或者说需要小心处理的特性。ColdFire通常希望字访问地址是2字节对齐的长字访问是4字节对齐的。如果尝试进行一次非对齐的访问总线控制器会将其拆分成多个对齐的访问序列来完成。例如在地址0x0001处读取一个长字4字节实际上会触发两次字读取地址0x0000和0x0002然后在内部拼接。这虽然对程序员透明但会带来性能损耗多个总线周期在编写对性能要求极高的代码如中断服务例程、DSP循环时应确保数据结构的对齐。3. 调试模块Debug Module深度剖析ColdFire的片上调试模块是其核心竞争力之一。它不依赖于额外的JTAG接口而是通过一个简单的后台调试模式BDM串行接口与调试器通信。在CPU正常运行甚至是在复位状态下时调试器都能通过这个接口窥探和控制CPU功能非常强大。3.1 BDM接口与通信协议BDM接口物理上非常简单通常只需要4根线DSIDevelopment Serial Input调试命令和数据输入。DSODevelopment Serial Output调试数据输出。DSCLKDevelopment Serial Clock同步时钟由调试器提供。BKPTBBreakpoint硬件断点输入信号可选可用于外部事件触发断点。通信协议是一种基于命令-响应的同步串行协议。调试器发送一个16位的命令字后面可能跟随数据。CPU的调试模块解析命令并执行相应的操作如读写寄存器、读写内存然后通过DSO返回结果数据。命令集概览READ / WRITE读写内存。这是最常用的命令调试器通过它们访问目标系统的内存空间。RAREG / WAREG读写地址寄存器A0-A7。RDREG / WDREG读写数据寄存器D0-D7。RCREG / WCREG读写控制寄存器如PC, SR, VBR等。这里有个坑WCREG写入PC寄存器并不会立即改变程序流CPU必须退出BDM状态例如执行GO命令后才会从新的PC地址开始执行。而写入SR则可能立即改变CPU模式或中断屏蔽状态。DUMP / FILL块内存读取/填充命令比单次READ/WRITE效率高。GO让CPU从当前状态或指定的新PC开始恢复执行。NOP空操作可用于同步或保持连接。实操心得在设计和调试BDM电路时DSCLK的频率不能太高。手册通常有最大频率限制例如几MHz。过高的时钟速率在长导线或噪声环境下可能导致通信失败。稳妥的做法是初始设计时使用较低的时钟频率如1MHz稳定后再尝试提高。另外BKPTB信号内部通常有上拉如果不用最好在PCB上预留一个上拉电阻位置避免悬空引入噪声。3.2 调试模块的寄存器与硬件断点调试模块的强大之处在于它有一套独立的寄存器组用于实现复杂的调试功能而不仅仅是简单的内存查看。配置/状态寄存器CSR控制调试模块的全局行为如使能调试、选择调试时钟源等。地址断点寄存器ABLR, ABHR这是一对寄存器可以定义一个地址范围。当CPU的程序计数器PC落入这个范围时触发断点。这是最常用的代码断点。数据断点寄存器DBR, DBMR同样是一对寄存器但关注的是数据访问。可以设置当地址总线上的地址匹配DBR并且访问类型读、写、大小匹配DBMR中的设置时触发断点。这对于追踪某个特定变量的读写、排查内存踩踏问题极其有用。程序计数器断点寄存器PBR, PBMR与ABLR类似但匹配的是PC值。区别在于ABLR/ABHR是调试模块的硬件实现而PBR可能涉及到与CPU流水线的更紧密交互具体实现因内核版本而异。地址属性断点寄存器AABR和地址属性触发寄存器AATR这是更高级的功能。它们不仅匹配地址还匹配总线周期类型MTT和修饰符MTM。例如你可以设置一个断点仅在CPU以“超级用户数据写”的方式访问某个地址时才触发。这在调试操作系统内核、区分用户态和内核态的内存访问时非常强大。触发定义寄存器TDR用于定义更复杂的断点触发条件例如将多个地址或数据断点通过逻辑与/或组合起来。比如你可以设置“当变量A被写入并且同时变量B等于特定值”时才断下。理论上的操作模式BDM模式CPU完全停止调试器通过串行接口完全控制CPU和内存。这是最常用的下载、单步调试模式。仿真器模式一种更高级的模式调试模块可以更深入地监控CPU内部流水线状态支持实时跟踪Real-Time Trace。在这种模式下CPU可以全速运行而调试模块通过一个额外的跟踪端口如DDATA信号实时输出程序流信息如分支地址、数据访问。这对于分析复杂实时系统中的偶发性问题至关重要因为传统的断点会破坏实时性。3.3 调试实践与常见问题排查如何让CPU进入BDM模式通常有三种方式上电时在复位释放前调试器通过BDM接口发送特定序列强制CPU进入BDM。在代码中插入HALT或STOP指令。HALT会直接停止CPU并等待调试命令STOP则会进入低功耗模式但也能被调试器唤醒进入BDM。硬件断点触发。调试连接失败检查物理连接DSI/DSO是否接反DSCLK是否稳定BKPTB是否被意外拉低检查复位时序ColdFire的BDM入口与复位序列紧密相关。确保调试器在正确的时刻通常是复位信号有效期间发起连接尝试。有些开发板可能有复杂的复位电路需要查阅具体板级设计。检查时钟确保CPU核心时钟已经运行。BDM逻辑本身可能由独立的时钟驱动但也需要核心时钟来操作某些寄存器。降低通信速率如前所述尝试降低DSCLK频率。硬件断点不触发寄存器未使能确保CSR中相关断点功能已使能。属性不匹配检查AABR/AATR或DBMR的设置确保与当前总线访问的类型取指、数据读/写、用户/超级用户完全匹配。一个常见的疏忽是代码运行在超级用户模式但断点设置只匹配了用户模式访问。缓存的影响如果断点地址位于指令缓存或数据缓存中CPU可能直接从缓存存取而不发起总线访问导致基于总线监控的硬件断点失效。此时需要无效化Invalidate相关缓存行或使用基于PC的代码断点。实时跟踪数据混乱DDATA端口配置确认调试模块已正确配置为输出跟踪信息到DDATA引脚并且这些引脚已连接至调试探针。时钟同步跟踪数据流需要与CPU时钟同步。确保调试探针使用的时钟源通常是来自CPU的某个时钟输出正确且稳定。缓冲区溢出实时跟踪会产生海量数据。确保调试器有足够快的采样率和足够大的缓冲区否则会丢失数据包导致跟踪信息无法解析。4. 集成存储器子系统指令缓存、ROM与SRAMColdFire2/2M允许将指令缓存I-Cache、ROM和SRAM作为“从模块Slave Module”紧密集成到内核总线旁提供低延迟、高带宽的存储器访问。4.1 指令缓存I-Cache配置与优化ColdFire2的指令缓存通常是直接映射Direct-Mapped或组相联Set-Associative结构。它透明地缓存最近使用过的指令代码当CPU取指时首先查询缓存命中则直接返回缺失Miss才去访问外部慢速存储器。关键配置寄存器CACR使能位CEN总开关。关闭缓存时所有取指都直接访问总线。冻结位CFRZ置位后缓存内容不会被新取指替换。这在调试或运行时间关键、代码稳定的循环时非常有用可以保证缓存行为确定。写保护位CWP在某些支持自修改代码或需要将缓存作为临时RAM使用的罕见场景下此位控制是否允许通过总线写入来更新缓存内容。缓存一致性Coherency问题这是使用缓存时必须警惕的。假设有一段代码CPU通过它执行因此被缓存随你又通过DMA或调试器WRITE命令修改了这段代码所在的内存。此时缓存中的内容是旧的CPU再次执行就会出错。解决方法有在修改代码后软件无效化Invalidate可能受影响的缓存行。通过向特定地址执行CPUSH指令或操作CACR的无效化位来实现。将这段内存区域在ACR中标记为不可缓存Non-Cacheable。这样CPU永远直接从内存取指性能会下降但保证了一致性。缓存性能优化建议关键循环体对齐将高频执行的小循环代码放在内存地址的缓存行大小边界例如16字节或32字节边界上可以减少缓存行冲突提高命中率。编译器通常有相关编译指示如#pragma align支持。利用缓存锁定对于最核心的中断服务程序ISR可以在初始化时将其预取到缓存中然后冻结Freeze缓存确保ISR的延迟最短且确定。4.2 集成ROM与SRAM的编程模型片上集成的ROM和SRAM通过基址寄存器ROMBAR0, RAMBAR0和访问控制寄存器ACR来管理。ROM模块ROM 通常用于存储启动代码Bootloader和固件。ROMBAR0寄存器定义了该ROM模块映射到CPU地址空间的基地址。例如设置ROMBAR0 0x0000_0000并将ACR中对应区域设置为只读、可缓存那么CPU从0地址取指就会访问这片ROM。信号ROM_ADDR,ROM_DO,ROM_ENB,ROM_SZ等。这些信号直接连接到内部的ROM阵列。测试模式通过TEST总线可以绕过CPU直接对ROM进行读写测试用于出厂验证或系统自检。SRAM模块SRAM 用于存储堆栈、全局变量和高速数据。RAMBAR0寄存器定义其基地址。SRAM通常被配置为可读可写。写保护通过ACR可以对SRAM的特定区域设置写保护。一旦使能任何向该区域的写操作都会引发访问错误异常。这是防止程序跑飞后破坏关键数据如系统配置、日志的有效手段。信号SRAM_ADDR,SRAM_DI,SRAM_DO,SRAM_CSB,SRAM_RWB,SRAM_ST等。SRAM_STStrobe信号类似于总线上的MTSB指示一次有效访问的开始。配置步骤示例 假设我们要将片内64KB SRAM配置在地址0x2000_0000并使其在用户和超级用户模式下均可读写、可缓存。在系统初始化代码中通常在启动文件或main()最开始确保处于超级用户模式。配置ACR中对应0x2000_0000 - 0x2000_FFFF区域的描述符设置有效位V、允许用户模式访问U、允许读写RW、允许缓存C。配置RAMBAR0寄存器RAMBAR0 0x2000_0000 | 0x00000001最低位通常为使能位。如果需要写保护其中一部分例如最后的1KB用于存储安全数据则需要再配置另一个ACR条目覆盖该子区域清除其写权限RW。注意事项对ACR和BAR基址寄存器的编程顺序有讲究。通常建议先配置好所有ACR描述符最后再使能BAR。避免出现某个地址区域在某一时刻既没有ACR定义BAR又已使能的“空洞”状态这可能导致不可预知的总线访问。4.3 存储器测试模式手册中详细描述了通过测试总线Test Bus对集成存储器进行测试的方法。这在产品量产前的硬件测试或系统深度自检中非常有用。KTAKeyhole Test Access模式一种特殊的测试模式允许外部测试设备通过有限的引脚直接访问内部存储阵列进行大规模、高速的读写测试而不需要CPU参与。常规测试通过设置TEST_MODE等信号并操作TEST_ADDR,TEST_CTRL,TEST_SRAM_RD/WRT等信号可以像操作外部存储器一样对片内ROM和SRAM进行扫描测试检查是否存在位错误或耦合故障。对于普通开发者这些测试模式可能不常用但理解其存在有助于你阅读更底层的芯片验证文档或者在遇到疑似硬件存储器故障时知道芯片本身提供了怎样的自检机制。5. 异常、中断与系统控制异常处理是任何可靠嵌入式系统的核心。ColdFire的异常处理机制典型而高效。5.1 异常处理流程当异常包括中断、陷阱、错误等发生时现场保存CPU自动将当前状态寄存器SR和程序计数器PC压入当前活动堆栈超级用户或用户堆栈。这里用到了“自对齐堆栈”特性堆栈指针SP总是保持长字4字节对齐如果压栈前SP不是4字节对齐的硬件会自动调整。模式切换CPU强制进入超级用户模式。向量获取根据异常类型向量号从异常向量表中取出处理程序的入口地址。向量表基址由VBR寄存器指定。跳转执行CPU跳转到该入口地址开始执行异常处理程序。异常向量表位于VBR指向的地址。前256个长字0-255对应不同的异常。例如复位向量在VBR0总线错误在VBR8中断向量根据级别在VBR64级别*4等。编写启动代码时首要任务之一就是在RAM中初始化这个向量表并将VBR指向它。5.2 中断处理详解ColdFire支持7个中断优先级IPL0-IPL6IPL7被视为非中断状态。外部中断源通过IPLB[2:0]引脚向CPU声明当前请求的中断级别。CPU只在当前SR中的中断优先级掩码I2,I1,I0低于外部请求级别时才会响应该中断。中断应答周期CPU响应中断时会发起一个特殊的中断应答IACK总线周期。在这个周期里CPU会输出中断向量号通过数据总线的一部分外部中断控制器需要将这个向量号提供给CPU以便CPU定位中断服务程序ISR。IACK_68K信号用于选择是使用Motorola 68000风格还是ColdFire原生的IACK周期格式。编写高效ISR的要点现场保存与恢复ISR入口必须手动保存所有会用到的寄存器D0-D7, A0-A6退出前恢复。编译器通常提供__attribute__((interrupt))或类似修饰符来自动生成这部分代码。最小化中断延迟ISR应尽可能短小精悍。避免在ISR内进行复杂的计算、浮点运算或动态内存分配。如果需要处理大量数据通常做法是在ISR中设置标志、复制数据到缓冲区然后让后台主循环或任务去处理。中断嵌套ColdFire默认不支持中断嵌套即高优先级中断不能打断低优先级ISR。如果需要必须在低优先级ISR开始后手动提高SR中的中断掩码级别例如使用ori.w #0x0700, sr允许更高级别中断进入。但这样做会显著增加系统复杂性需要精心设计。清除中断源在ISR返回前必须通过读写外设寄存器来清除触发该中断的标志位否则会立即再次进入中断形成“中断风暴”。6. 系统集成与调试实战经验理解了各个模块后如何将它们组合成一个可工作的系统并高效地调试才是工程师价值的体现。6.1 启动代码Startup Code的编写启动代码是芯片上电后运行的第一段程序通常用汇编或C内联汇编编写它负责初始化堆栈指针SP指向RAM中预留的堆栈区域顶端。初始化异常向量表将各个异常处理函数的地址填入VBR指向的向量表。配置系统时钟设置锁相环PLL将外部晶振时钟倍频到CPU所需的核心频率。初始化内存控制器如果片外有SDRAM/Flash。配置ACR和BAR定义片上ROM/SRAM的访问属性和地址映射如前面所述。初始化数据段将存储在Flash中的已初始化全局变量.data段复制到RAM中将未初始化的全局变量.bss段清零。调用C库初始化如__libc_init_array。跳转到main()函数。一个常见的坑在初始化ACR/BAR之前就尝试访问了该内存区域。例如启动代码本身可能被链接到片上ROM地址0x0000_0000执行。如果你在代码中很早就访问了一个位于0x2000_0000你打算映射SRAM的位置的全局变量而此时RAMBAR0还未配置ACR也未定义该区域这次访问会引发总线错误导致系统启动失败。因此启动代码的指令顺序必须严格遵循“先配置后使用”的原则。6.2 利用调试模块进行复杂问题诊断场景一系统随机死机连接调试器在死机后尝试通过BDM连接。如果连不上可能是看门狗复位、电源异常或总线锁死。检查PC和SR连接成功后首先读取PC和SR。PC可能指向一个非法地址如0x00000000或0xFFFFFFFF或者指向一条看似合理的指令。SR中的S位可以告诉你死机时处于用户模式还是超级用户模式中断掩码级别也能提供线索。检查堆栈查看当前SP指向的堆栈内容。向上回溯应该能看到一系列返回地址和保存的寄存器这能帮你重建函数调用链找到崩溃前执行了哪些函数。使用数据断点如果怀疑是某个关键数据结构被破坏可以在该数据的地址上设置一个数据写断点DBR/DBMR。下次系统运行到此处写入时就会断下帮助你找到“罪魁祸首”的代码。场景二性能不达标分析缓存命中率虽然ColdFire2的调试模块不直接提供缓存命中率计数器但你可以通过软件插桩或指令计数来估算。在关键代码段开始和结束处读取一个高精度定时器如果芯片有的话的计数值。然后尝试修改代码对齐方式或调整ACR的缓存属性再次测量对比。检查总线利用率使用逻辑分析仪或带总线跟踪功能的调试探针监控主总线MADDR, MRWB, MTSB, MTAB的活动。如果发现大量等待状态MTAB延迟应答说明存储器访问是瓶颈。可以考虑优化存储器布局将频繁访问的数据放入片内SRAM、使用缓存、或调整总线时序如果配置灵活的话。场景三实时跟踪偶发故障对于全速运行下几小时才出现一次的诡异问题断点调试无能为力实时跟踪是终极武器。设置触发条件利用AABR/TDR设置一个复杂的触发条件例如“当某个函数被调用并且某个全局变量大于阈值同时处于超级用户模式”时开始记录跟踪信息。捕获跟踪流调试器会通过DDATA端口捕获CPU执行的历史路径通常是分支地址流。离线分析将跟踪信息与你的ELF可执行链接格式文件结合调试器可以重构出故障发生前几千甚至几万条指令的执行序列精确定位问题根源。6.3 开发工具链选择与使用技巧编译器传统的选择是CodeWarrior for ColdFire它集成了编译器、调试器和芯片支持库。如今GCC和LLVM/Clang也提供了对ColdFire的良好支持例如-mcpu547x或类似选项。使用开源工具链可以更好地集成到现代CI/CD流程中。调试器PE Multilink、Lauterbach TRACE32是商业级选择功能强大支持实时跟踪。开源的gdb通过BDM适配器如USB-TAP也能进行基本调试但高级功能如硬件断点、跟踪需要适配器硬件和gdb插件的支持。仿真器对于早期没有硬件时的算法验证可以使用像SkyEye这样的指令集仿真器。链接脚本Linker Script的优化 链接脚本.ld文件决定了代码和数据在内存中的布局。优化布局能显著提升性能。将中断向量表和启动代码放在ROM开头保证上电后能立即执行。将频繁访问的代码如ISR、关键循环放在紧挨着的地址空间提高指令缓存的行利用率。将.data已初始化读写数据和.bss未初始化数据段放在SRAM中并确保其地址在ACR中正确配置为可读写。考虑使用-ffunction-sections和-fdata-sections编译选项配合链接器的--gc-sections可以消除未使用的代码和数据减小固件体积。回顾ColdFire2/2M它代表了一个时代嵌入式处理器设计的智慧在有限的晶体管预算下通过精心的架构设计提供了均衡的性能、强大的调试能力和灵活的集成选项。虽然如今ARM Cortex-M系列已成为主流但深入理解像ColdFire这样的经典架构其价值远超芯片本身。它训练了你从总线信号、寄存器位到编译器、链接器的全栈式系统思维。当你下次面对任何一款MCU时这种从硬件原理出发逐层构建软件认知的方法会让你更快地抓住重点更稳地解决难题。最后分享一个简单却容易忽略的检查点在每次修改关键系统寄存器如ACR, CACR, VBR后习惯性地插入几条NOP指令或一个内存屏障如果架构支持这可以确保在流水线深处的后续指令能基于新的配置正确执行避免出现难以复现的时序问题。