FlexRay控制器寄存器深度解析：网络管理、定时器与FIFO配置实战

1. 项目概述与核心价值在汽车电子和工业控制领域实时可靠的通信是系统设计的核心。FlexRay作为一种高性能的确定性车载网络协议其核心在于通信控制器CC的精确配置与管理。控制器通过一系列专用寄存器实现关键功能例如网络管理向量NMV寄存器用于汇总和监控网络节点的状态信息确保系统健康度而定时器配置与控制寄存器则负责管理绝对或相对定时器为时间触发通信提供精准的时序基础。这些底层硬件机制共同支撑了FlexRay的高可靠性和实时性。具体到工程实践接收FIFO先进先出缓冲区的配置至关重要涉及深度、水印、消息ID过滤等多组寄存器设置直接影响数据流的效率和稳定性。本文聚焦于Freescale PXS20微控制器中FlexRay模块的寄存器详解为开发者配置网络管理、定时器及高效数据缓冲提供实践指导。对于从事汽车电子、航空航天或高端工业控制的嵌入式软件工程师而言直接面对芯片手册配置寄存器是家常便饭。但手册往往只告诉你“是什么”很少深入解释“为什么这么设计”以及“实际配置时有哪些坑”。我经历过不少项目从早期的懵懂照搬到后来能根据系统需求灵活调整配置中间踩过的坑、熬过的夜都化为了对这套机制更深的理解。今天我就以PXS20的FlexRay控制器为例抛开那些晦涩的术语堆砌带你从一线开发者的视角深入解析网络管理、定时器与FIFO配置这三块硬骨头。你会发现理解了寄存器位域背后的设计意图配置起来就能得心应手而不是盲目地填几个十六进制数。2. 网络管理向量NMV机制深度解析网络管理是FlexRay协议栈中确保网络节点协同工作和故障诊断的关键。它不像应用层通信那样传递具体数据而是传递节点的状态和配置信息我们称之为网络管理向量。PXS20的控制器硬件上提供了强大的支持但用对、用好需要先理解其工作原理。2.1 NMV寄存器组设计与数据累积逻辑网络管理向量寄存器FR_NMVR0 – FR_NMVR5是一组共6个16位寄存器用于存储最终的网络管理向量。这里有个关键点它们存储的不是原始接收到的某个特定NMV而是一个通信周期内所有接收到的NMV的“或”运算结果。为什么是“或”运算这体现了FlexRay网络管理“状态聚合”的设计思想。每个节点在发送自身NMV时会置位代表自身特定状态如“本地唤醒请求”、“配置错误”的位。控制器硬件在每一个通信周期Cycle内会监听总线上的所有NMV消息。对于NMV中的每一个比特位只要在本周期内从任何一个节点接收到的NMV中该位被置为1那么最终在FR_NMVR中对应的位就会被置为1。这种“或”操作相当于一个“集体状态快照”应用程序在周期末尾读取FR_NMVR就能立刻知道整个集群在本周期内是否出现过某种特定事件比如是否有节点请求唤醒而无需去解析每一个单独的NMV消息。这极大地简化了上层网络管理软件的逻辑。与之配套的是网络管理向量长度寄存器FR_NMVLR。这个寄存器定义了NMV的有效长度范围是0到12字节。它必须与协议配置参数gNetworkManagementVectorLength严格一致。如果你配置的长度小于12字节比如只用了8字节那么FR_NMVR0到FR_NMVR3共8字节用于累积NMV数据而FR_NMVR4和FR_NMVR5的高位部分将保持为0不会被使用。这个设计避免了软件去处理未定义的内存区域。实操心得NMV长度一致性检查在系统初始化阶段一个常见的错误是FR_NMVLR的设置与协议栈如AUTOSAR NM中配置的gNetworkManagementVectorLength不匹配。这会导致节点发送的NMV长度与接收方硬件期望的长度不一致轻则网络管理状态同步失败重则可能因帧格式错误导致通信问题。我的习惯是在初始化代码中将这两个值定义为同一个宏或常量从源头上杜绝不一致。例如#define NM_VECTOR_LENGTH 8 // 单位字节然后在配置FR_NMVLR和协议栈参数时都引用这个NM_VECTOR_LENGTH。2.2 同步帧过滤精准控制关键帧接收同步帧Sync Frame在FlexRay中用于时钟同步是关键的系统帧。PXS20控制器提供了同步帧ID接受过滤掩码寄存器FR_SFIDAFMR用于对同步帧进行过滤。这个寄存器只有一个有效字段FMSKFilter Mask。它的工作原理是位掩码过滤。控制器会将接收到的帧的帧IDFrame ID与一个预设的“接受过滤值”进行按位与AND操作然后再与FR_SFIDAFMR中的掩码值进行按位与操作最后比较两者结果是否相等。通常“接受过滤值”会在其他寄存器如消息缓冲区配置中设置。举个例子假设我们只希望接收帧ID为0x10和0x11的同步帧。0x10的二进制是0001 00000x11是0001 0001。观察它们的比特位低4位在变化0和1而高12位假设帧ID为11位中从第5位开始是0001。我们可以设置一个过滤值比如0x10然后设置掩码为0x1E二进制0001 1110。这样对于帧ID 0x10: (0x10 0x1E) 0x10对于帧ID 0x11: (0x11 0x1E) 0x10。两者与掩码运算后都等于过滤值0x10因此都会被接收。而帧ID 0x12: (0x12 0x1E) 0x12不等于0x10则会被过滤掉。注意事项过滤的时机与范围同步帧过滤是硬件级过滤发生在帧被写入消息缓冲区之前。这意味着被过滤掉的帧根本不会消耗消息缓冲区资源也不会产生接收中断。这对于精简系统设计、减少CPU中断负载非常有用。但务必注意过滤规则一旦设置会影响所有配置为接收同步帧的消息缓冲区或FIFO需要全局考量。3. 定时器配置绝对与相对时间的艺术FlexRay控制器集成了两个通用定时器T1和T2。它们不是用于协议本身的通信调度那是媒体访问控制器MAC和时钟同步的任务而是提供给应用程序使用的用于在精确的通信周期或宏节拍Macrotick时刻触发特定操作比如周期性的数据采集、看门狗喂狗、或触发外部事件。3.1 定时器控制核心FR_TICCR寄存器定时器配置与控制寄存器FR_TICCR是控制T1和T2的总开关。每个定时器都有独立的控制位T1/T2_CFG 定时器模式选择。0为绝对定时器1为相对定时器。这是根本性的区别决定了定时器如何工作。T1/T2_REP 重复模式。0为非重复单次触发1为重复模式周期触发。T1/T2TR 触发启动位。写1启动对应定时器。这是一个“触发”位写操作后硬件会自动清零。T1/T2SP 触发停止位。写1停止对应定时器。同样也是触发位写后自动清零。T1/T2ST 状态位。只读0表示空闲1表示正在运行。这里有一个极其重要的硬件行为当协议操作控制POC状态离开POC:normal active或POC:normal passive例如进入休眠、唤醒或启动状态时两个定时器会立即被停用。这意味着如果你的应用依赖于定时器在通信中断如总线关闭时仍能工作就需要在软件层面实现一个备份的软定时器。3.2 绝对定时器T1基于通信周期的精准触发绝对定时器T1只能工作在绝对模式。它的触发时刻由两个参数决定周期过滤器和宏节拍偏移量。周期过滤器 由FR_TI1CYSR寄存器中的T1_CYC_VAL值和T1_CYC_MSK掩码定义。其逻辑与同步帧过滤类似。控制器在每个通信周期开始时会将当前周期计数器Cycle Counter与T1_CYC_MSK进行按位与然后将结果与T1_CYC_VAL比较。如果匹配则在本周期内定时器具备触发的“资格”。宏节拍偏移量 由FR_TI1MTOR寄存器中的T1_MTOFFSET定义。单位是宏节拍Macrotick。在满足了周期过滤条件的那个通信周期内当通信时间行进到第T1_MTOFFSET个宏节拍时定时器到期并产生中断如果使能了。配置示例假设通信周期长度为10ms宏节拍为1us。我们需要在每第5个通信周期Cycle Counter 4的第5000个宏节拍即周期中间点触发一个操作。设置周期过滤器我们希望周期计数器低3位为100即4时匹配。可以设置T1_CYC_VAL 0x4,T1_CYC_MSK 0x7二进制0111。这样当(CycleCounter 0x7) 0x4时条件成立。设置宏节拍偏移T1_MTOFFSET 5000。在FR_TICCR中设置T1_REP 1重复模式然后写T1TR 1启动定时器。这样定时器就会在周期计数器为4, 11, 18...的通信周期中当时间到达5000us时精确触发。踩坑记录运行中修改参数手册中特别强调如果应用程序在定时器运行期间修改FR_TI1CYSR或FR_TI1MTOR的值更改会立即生效定时器T1将根据新值到期。这意味着什么假设定时器原本在周期5触发你在周期3修改了周期过滤器为匹配周期8那么定时器可能会在当前周期周期3就根据新值重新评估并可能触发也可能等待下一个匹配周期周期8行为取决于具体的硬件实现细节。这种不确定性是危险的。最佳实践是在修改定时器参数前先停止定时器写T1SP1修改参数然后重新启动写T1TR1。虽然多几步操作但保证了行为的确定性。3.3 绝对/相对定时器T2更灵活的时间基准定时器T2功能更强大可通过FR_TICCR[T2_CFG]配置为绝对或相对模式。绝对模式 工作原理与T1完全相同使用FR_TI2CR0T2_CYC_VAL,T2_CYC_MSK和FR_TI2CR1T2_MTOFFSET进行配置。注意事项也与T1相同——运行中修改参数立即生效。相对模式 这是T2的独特之处。在此模式下定时器不再依赖通信周期而是基于一个独立的宏节拍计数器。你需要配置的是一个以宏节拍为单位的延迟值这个32位的值由FR_TI2CR0[T2_MTCNT[31:16]]和FR_TI2CR1[T2_MTCNT[15:0]]共同组成。相对定时器的工作流程是当你启动T2写T2TR1后硬件开始以宏节拍为单位递减这个32位的计数器。当计数器减到0时定时器到期。如果配置了重复模式T2_REP1计数器会自动重载初始值并重新开始递减实现周期性的相对时间触发。相对模式的应用场景 当你需要一段与FlexRay通信周期不同步的、固定时长的时间间隔时相对定时器就派上用场了。例如控制一个与总线通信无关的LED闪烁或者进行一个耗时任务的超时监控。重要区别运行中修改参数的行为对于相对定时器T2手册明确指出如果应用程序在定时器运行时更改FR_TI2CR0/1中的值更改将在定时器根据旧值到期后才生效。这个行为与绝对定时器“立即生效”截然不同。它更符合直觉你设置了一个10秒的倒计时在倒计时到第5秒时修改为20秒硬件会等旧的10秒倒计时结束触发后再加载新的20秒值开始下一次计时。这避免了在计时中途改变目标带来的混乱。4. 时隙状态监控总线诊断的利器时隙状态监控是FlexRay控制器提供的一个强大的诊断功能。它允许你指定一个或几个特定的时隙Slot然后硬件会自动捕获这些时隙在每一个通信周期内的详细状态包括帧是否有效、是什么类型的帧、以及出现了哪些错误。4.1 监控机制与寄存器映射这套机制的核心是两组寄存器时隙状态选择寄存器FR_SSSR 用于“订阅”你关心的时隙。控制器内部有4个隐藏的选择寄存器FR_SSSR0-3通过FR_SSSR的SEL字段来选择操作哪一个。在选中的内部寄存器中通过SLOTNUMBER字段指定你要监控的时隙号1-2047。特殊值0用于监控符号窗口Symbol Window和网络空闲时间NIT。时隙状态寄存器FR_SSR0-7 用于“阅读”监控结果。这8个寄存器与4个内部选择寄存器通过奇偶周期和AB通道交叉映射见手册Table 26-53。简单来说FR_SSSR0选择的时隙状态会在偶数周期存入FR_SSR0B通道和FR_SSR0A通道不这里需要仔细看表对于FR_SSSR0在偶数周期B通道状态存FR_SSR0高8位A通道状态存FR_SSR0低8位在奇数周期B通道状态存FR_SSR1高8位A通道状态存FR_SSR1低8位。FR_SSSR1对应FR_SSR2和FR_SSR3以此类推。每个FR_SSRx寄存器包含16个比特位每8位对应一个通道A或B每个比特代表一种状态VF: 有效帧SY: 同步帧指示NF: 空帧指示SU: 启动帧指示SE: 语法错误CE: 内容错误CRC错误BV: 边界冲突帧过长或过短TC: 发送冲突本节点试图在非自身时隙发送4.2 时隙状态计数器量化错误统计仅仅知道上一个周期某个时隙的状态有时还不够我们可能想知道一段时间内某种错误发生的频率。时隙状态计数器FR_SSCR0-3就是干这个的。每个计数器FR_SSCRn都关联着一个内部的条件寄存器FR_SSCCRn通过FR_SSCCR访问配置。你可以通过FR_SSCCR精细地配置计数器的触发条件CNTCFG 计数配置。决定在A通道、B通道还是任一通道满足条件时计数以及双通道都满足时是加1还是加2。MCY 多周期选择。0表示每个周期开始清零只统计上一个周期1表示累积多个周期直到手动清零或溢出。VFR, SYF, NUF, SUF 各种帧类型限制。可以只对有效帧、同步帧、非空帧或启动帧进行错误统计。STATUSMASK[3:0] 错误类型使能掩码。分别对应语法错误(SE)、内容错误(CE)、边界冲突(BV)、发送冲突(TC)。只有被使能的错误类型发生时计数器才会递增。配置示例监控时隙10统计在A通道上出现的所有内容错误CE且需要累积多个周期的数据。使用FR_SSSR选择内部寄存器FR_SSCCR0设置SLOTNUMBER10。使用FR_SSCCR选择SEL00对应FR_SSCCR0。配置FR_SSCCR0CNTCFG00A通道MCY1多周期VFR1仅有效帧SYF0NUF0SUF0STATUSMASK0b0100仅使能CE位。此后每当在时隙10的A通道上接收到一个有效帧但CRC校验错误内容错误FR_SSCR0的值就会加1。你可以定期读取FR_SSCR0来获取错误计数。避坑指南计数器溢出与清零计数器是16位的最大值为0xFFFF。手册警告如果计数器在多周期模式MCY1下达到最大值它不会自动归零。这将导致后续的错误无法被统计。因此应用程序必须负责监控计数器的值并在接近溢出前采取行动。标准的清零方法是先将对应FR_SSCCRn的MCY位清零等待下一个周期开始此时硬件会清零计数器然后再将MCY位置1重新始累积计数。最好在软件中实现一个周期性的检查和服务例程。5. 接收FIFO系统化配置指南接收FIFO是FlexRay控制器中用于高效处理周期性数据流的核心组件。它可以将多个连续的消息缓冲区在逻辑上串联成一个先进先出的队列当消息按顺序到达时硬件自动将其填入FIFO并通过中断或状态位通知CPUCPU可以一次性读取多个消息大大减少了中断开销和软件管理复杂度。5.1 FIFO基础结构配置配置一个FIFO首先需要定义其物理结构和在内存中的位置。选择FIFO 通过接收FIFO水印与选择寄存器FR_RFWMSR的SEL位来选择配置通道A的FIFO0还是通道B的FIFO1。所有后续的FIFO配置寄存器如起始索引、深度等都会根据此SEL位指向对应的FIFO A或FIFO B的设置。设置起始索引与结构接收FIFO起始索引寄存器FR_RFSIR 其中的SIDXA/B字段定义了FIFO所使用的第一个消息缓冲区头字段的索引号。这决定了FIFO在FlexRay消息缓冲区内存区域中的起始位置。接收FIFO深度与大小寄存器FR_RFDSRFIFO_DEPTHA/B 定义FIFO的深度即可以存放多少个消息条目。这个值必须与你在内存中实际分配的消息缓冲区数量一致。ENTRY_SIZEA/B 定义每个条目的数据段大小以2字节为单位。例如如果你的FlexRay帧数据段最大是254字节那么这里需要设置为127254 / 2。这里是个大坑这个大小必须大于或等于你期望通过此FIFO接收的帧的最大数据长度否则长帧会被截断或导致错误。系统内存基地址可选 如果你的控制器工作在FIFO地址模式FR_MCR[FAM]1即FIFO数据直接映射到系统内存而非FlexRay专用内存区那么还需要配置接收FIFO系统内存基地址寄存器FR_RFSYMBADR。这为总线主控接口BMIF提供了计算物理地址的基址。5.2 水印、读索引与弹出机制FIFO的管理离不开对其填充状态的感知和控制。水印Watermark 在FR_RFWMSR中WMA/WMB字段用于设置水印值。当FIFO中的条目数达到或超过这个值时控制器可以产生一个“FIFO几乎满”中断。这给了应用程序一个提前量去处理数据避免FIFO真正满后造成数据丢失。例如对于一个深度为16的FIFO可以将水印设置为12当填充到12条消息时触发中断提醒CPU及时读取。读索引Read Index接收FIFO A/B读索引寄存器FR_RFARIR/FR_RFBRIR中的RDIDX字段是只读的由硬件更新。它告诉应用程序下一个可以安全读取的消息缓冲区索引是哪个。关键警告如果FIFO为空这个索引指向的缓冲区内容是无意义的。因此在读取数据前必须通过其他方式如检查填充等级确认FIFO非空。弹出Pop与填充等级接收FIFO填充等级与弹出计数寄存器FR_RFFLPCR是管理FIFO的核心。FLA/FLB只读 实时显示FIFO A/B中当前有多少条未读消息。PCA/PCB可写弹出计数。这是FIFO机制中最精妙的一环。当应用程序读取完一批数据后它需要通知硬件“这些数据我已经处理了你可以释放这些缓冲区了”。通过向PCA对于FIFO A或PCB对于FIFO B字段写入一个数字N就相当于告诉硬件“从FIFO头部弹出N条消息”。随后硬件会自动更新内部的写指针和读指针RDIDX。这里有两种FIFO索引模式由FR_MCR[FIMD]控制旧模式FIMD0 每向PCA/PCB写入1RDIDX索引增加1指向下一个条目。你需要循环写入N次来弹出N条消息。新模式FIMD1 直接向PCA/PCB写入N硬件会一次性将RDIDX增加N个条目。这是更高效的方式。严重警告弹出计数大于填充等级手册明确提到如果弹出的数量PCA/PCB大于当前FIFO的填充等级FLA/FLB那么FIFO在更新后将被清空并且不会给出“弹出数量超出”的通知。这意味着如果你错误地写入了过大的弹出值会导致RDIDX指针“跳过头”可能跳过一些未读的有效数据直接指向了旧的或无效的缓冲区。最坏的情况是导致整个FIFO逻辑混乱。因此在写入弹出计数前软件必须读取当前的填充等级FLA/FLB并确保PCA FLA或PCB FLB。一个稳健的做法是PCA min(待弹出数量, FLA)。5.3 FIFO过滤精准的数据筛选为了进一步提升效率FlexRay控制器允许在数据进入FIFO时就进行硬件过滤只让符合条件的帧进入队列。这涉及到两组过滤器消息ID接受过滤器 由接收FIFO消息ID接受过滤器值寄存器FR_RFMIDAFVR和掩码寄存器FR_RFMIDAFMR控制。它过滤的是消息缓冲区头中的消息IDMessage ID其工作原理与同步帧ID过滤类似采用“值与掩码”的匹配模式。只有匹配的帧才会被存入FIFO。帧ID拒绝过滤器 由接收FIFO帧ID拒绝过滤器值寄存器FR_RFFIDRFVR和掩码寄存器FR_RFFIDRFMR控制。注意这里是“拒绝”过滤。其逻辑是如果接收到的帧的帧IDFrame ID与过滤值在掩码范围内的比较结果相等则该帧被拒绝不允许进入FIFO。这是一种“黑名单”机制。过滤策略组合 接受过滤和拒绝过滤可以同时使用。硬件处理的典型顺序是先进行接受过滤通过后再进行拒绝过滤。这让你能实现复杂的过滤逻辑例如“只接受消息ID在0x100-0x1FF范围内的帧但其中拒绝帧ID为0x110和0x120的帧”。5.4 接收影子缓冲区零拷贝接收的奥秘接收影子缓冲区索引寄存器FR_RSBIR涉及一个高级特性——影子缓冲区Shadow Buffer。这不是一个独立的物理缓冲区而是一个逻辑概念。在FlexRay双通道系统中为了确保数据一致性当从消息缓冲区读取数据时通常需要锁定访问。影子缓冲区机制提供了一种“零拷贝”或“免锁”读取的潜力。其核心思想是硬件为每个通道的每个通信段Segment 1和2维护一个“影子索引”RSBIDX。这个索引指向一个备用的消息缓冲区头字段。当硬件正在向某个消息缓冲区主缓冲区写入新数据时应用程序可以通过影子索引去读取上一次已经接收完成并复制到影子缓冲区关联区域的数据。这需要内存布局和软件逻辑的精心设计来配合。对于大多数应用如果对实时性要求不是极端苛刻使用标准的FIFO机制并妥善处理读/写竞争例如通过判断消息缓冲区状态位的新鲜度已经足够。但了解影子缓冲区的存在有助于你在阅读复杂驱动代码或设计极高吞吐率系统时理解其优化手段。6. 媒体访问测试符号MTS与周期性FIFO定时器6.1 媒体访问测试符号MTS配置MTS是一种特殊的符号用于测试物理层和总线访问。MTS A/B配置寄存器FR_MTSACFR/MTSBCFR用于控制其发送。MTE位 使能位。1为使能在该通道上发送MTS。CYCCNTVAL和CYCCNTMSK 周期计数器过滤值和掩码。这与定时器的周期过滤原理完全一样。只有当前通信周期计数器与掩码进行与操作后等于过滤值的周期才会发送MTS。这个功能主要用于产线测试、总线诊断或高级网络管理场景。在正常的应用通信中通常不需要启用MTS。6.2 接收FIFO周期性定时器接收FIFO周期性定时器寄存器FR_RFPTR定义了一个以宏节拍为单位的周期性定时器它作用于两个接收FIFO。这个定时器在每个通信周期开始时启动或重启。PTD字段 定义了定时器的持续时间。当设置为0x0000时定时器保持“已过期”状态设置为0x3FFF时定时器永不超时设置为其他值N则定时器在周期开始后经过N个宏节拍超时。这个定时器超时事件通常与FIFO中断结合使用。例如你可以配置一个FIFO水印中断同时配置这个周期性定时器。这样即使FIFO中的数据量一直没达到水印只要时间到了比如每5ms也会产生一个中断提醒应用程序来读取FIFO中积累的数据可能不多这保证了数据的实时性避免了数据在FIFO中积压过久。7. 配置流程总结与实操陷阱基于以上分析一个完整的接收FIFO配置流程可以归纳如下规划与分配 确定需要几个FIFOA, B每个FIFO的深度、数据项大小并在FlexRay消息缓冲区内存区域或系统内存中预留出连续的空间。全局设置 配置FR_MCR寄存器确定FIFO地址模式FAM和索引模式FIMD。选择FIFO 写FR_RFWMSR[SEL]选择要配置的FIFOA或B。配置结构写FR_RFSIR[SIDX]设置FIFO起始消息缓冲区索引。写FR_RFDSR设置FIFO_DEPTH和ENTRY_SIZE。如果使用系统内存模式配置FR_RFSYMBADR。配置过滤可选但推荐写FR_RFMIDAFVR和FR_RFMIDAFMR设置消息ID接受过滤器。写FR_RFFIDRFVR和FR_RFFIDRFMR设置帧ID拒绝过滤器。配置水印与中断 写FR_RFWMSR[WMA/WMB]设置水印值。在全局中断使能寄存器FR_GIFER中使能对应的FIFO几乎满中断。配置周期性定时器可选 写FR_RFPTR[PTD]设置超时时间。启动 完成所有FIFO配置后最后使能FlexRay控制器进入运行状态。最后分享几个我踩过坑才记住的要点顺序很重要 一定要在控制器处于配置模式POC:config或禁用模式下修改这些寄存器。对于标注“Write: POC:config”的寄存器在正常通信开始后修改是无效或危险的。过滤器的副作用 硬件过滤虽然高效但一旦使能被过滤掉的帧就彻底消失了软件层完全看不到。调试时如果收不到数据第一件事就是检查过滤器配置是否过于严格。FIFO空状态判断 永远不要依赖RDIDX判断FIFO是否为空。唯一可靠的是FR_RFFLPCR中的填充等级FLA/FLB。在读取数据前先判断FLA 0。弹出操作原子性 向FR_RFFLPCR写入弹出计数PCA/PCB是一个“触发”操作。确保这个写操作是原子的不会被中断打断并且写入的值是基于刚刚读取的、准确的填充等级计算出来的。在多任务或中断环境中可能需要关中断或使用锁来保护这一序列操作。文档版本 我参考的是PXS20参考手册Rev.1。不同版本的芯片或手册寄存器地址或位域定义可能有细微差别务必以你手中芯片对应的最新手册为准。